JPH03195362A - リンギングチョークコンバータ - Google Patents
リンギングチョークコンバータInfo
- Publication number
- JPH03195362A JPH03195362A JP33157789A JP33157789A JPH03195362A JP H03195362 A JPH03195362 A JP H03195362A JP 33157789 A JP33157789 A JP 33157789A JP 33157789 A JP33157789 A JP 33157789A JP H03195362 A JPH03195362 A JP H03195362A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- winding
- switching element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、直流電圧を所定電圧に昇圧（又は降圧）する
直流−直流変換器に関する。
直流−直流変換器に関する。
［従来の技術］
従来より、直流−直流変換器の一つとして、次側に主巻
線及び補助巻線を設けると共１ニニ次側には出力巻線を
設けた変圧器と、直流電源から主巻線への通電を断続す
るスイッチング素子と、次巻線への通電電流により補助
巻線に誘起された電圧をスイッチング素子のバイアス側
に戻すことでスイッチング素子に正帰還をかける正帰還
回路とを備え、スイッチング素子の自励発振（スイッチ
ング）によって直流電圧を昇圧あるいは降圧するリンギ
ングチョークコンバータ（以下、ＲＣＣという）が知ら
れている。
線及び補助巻線を設けると共１ニニ次側には出力巻線を
設けた変圧器と、直流電源から主巻線への通電を断続す
るスイッチング素子と、次巻線への通電電流により補助
巻線に誘起された電圧をスイッチング素子のバイアス側
に戻すことでスイッチング素子に正帰還をかける正帰還
回路とを備え、スイッチング素子の自励発振（スイッチ
ング）によって直流電圧を昇圧あるいは降圧するリンギ
ングチョークコンバータ（以下、ＲＣＣという）が知ら
れている。
［発明が解決しようとする課題］
この種のＲＣＣには、電源電圧の変動や出力側負荷の変
化によって出力電圧が変動するといった問題があり、出
力安定化のための回路技術の開発が望まれている。特に
、ＲＣＣは他の直流−直流変換器の補助電源として用い
られることが多く、この場合には負荷変動によるよりも
電源電圧の変動によって出力電圧が不安定になるので、
これに対する対策が求められている。
化によって出力電圧が変動するといった問題があり、出
力安定化のための回路技術の開発が望まれている。特に
、ＲＣＣは他の直流−直流変換器の補助電源として用い
られることが多く、この場合には負荷変動によるよりも
電源電圧の変動によって出力電圧が不安定になるので、
これに対する対策が求められている。
この対策の一つとして、スイッチング素子にバイポーラ
トランジスタを用いたＲＣＣでは、上記正帰還回路に、
補助巻線の電圧が所定値を超えると、トランジスタのベ
ース電流を分流して低減させるベース電流制御回路を備
え、出力電圧（出力電圧と補助巻線電圧とは比例関係に
ある）が定格電圧を超えるとベース電流を低減させてト
ランジスタをオフさせることで、トランジスタのオン期
間を短縮して電圧上昇を抑え出力電圧を安定化すること
が考えられる。
トランジスタを用いたＲＣＣでは、上記正帰還回路に、
補助巻線の電圧が所定値を超えると、トランジスタのベ
ース電流を分流して低減させるベース電流制御回路を備
え、出力電圧（出力電圧と補助巻線電圧とは比例関係に
ある）が定格電圧を超えるとベース電流を低減させてト
ランジスタをオフさせることで、トランジスタのオン期
間を短縮して電圧上昇を抑え出力電圧を安定化すること
が考えられる。
しかし、バイポーラトランジスタは、コレクタエミッタ
間の順電圧降下が大きく、したがってそのコレクタ損失
が大きく電力消費のロスも多い。
間の順電圧降下が大きく、したがってそのコレクタ損失
が大きく電力消費のロスも多い。
一
さらに、ベースバイアス電流は、コレクタ電流に比して
小さいとはいえ、その電力消費も無視できえない。その
ため、バイポーラトランジスタに代えて、たとえば、順
電圧降下が非常に小さくバイアス電流を要しないという
特性をもつ周知の電界効果トランジスタ（以下、ＦＥＴ
という）を用いることが望ましいが、上記のバイポーラ
トランジスタを用いたＲＣＣにおける出力電圧安定化の
技術を、スイッチング素子にＦＥＴを用いたＲＣＣに適
用して、その出力電圧を安定化させることはできない。
小さいとはいえ、その電力消費も無視できえない。その
ため、バイポーラトランジスタに代えて、たとえば、順
電圧降下が非常に小さくバイアス電流を要しないという
特性をもつ周知の電界効果トランジスタ（以下、ＦＥＴ
という）を用いることが望ましいが、上記のバイポーラ
トランジスタを用いたＲＣＣにおける出力電圧安定化の
技術を、スイッチング素子にＦＥＴを用いたＲＣＣに適
用して、その出力電圧を安定化させることはできない。
つまり、ＦＥＴはドレイン電流をゲート電圧で制御する
ものであって、ゲートからソースには極めて僅かな電流
しか流れないので、上記のベース電流制御回路を用いて
ＦＦＴのオン期間を短縮することはできないからである
。
ものであって、ゲートからソースには極めて僅かな電流
しか流れないので、上記のベース電流制御回路を用いて
ＦＦＴのオン期間を短縮することはできないからである
。
そこで、本発明は電源電圧に応じてスイッチング素子の
バイアス電圧を制御することで出力電圧を安定化させる
リンギングチョークコンバータを提供することを目的と
してなされ！′−［課題を解決するための手段］ ４ 本発明の要旨とするところは、 一次側に主巻線及び補助巻線を備えると共に二次側に二
次巻線を備えた変圧器と、 直流電源から該主巻線への通電を断続するスイッチング
素子と、 該スイッチング素子に上記補助巻線に誘起された電圧を
バイアス電圧として印加するバイアス回路と、 該バイアス回路の出力するバイアス電圧を制御すること
で上記スイッチング素子の導通を遮断する補助スイッチ
ング素子と、 上記補助巻線に誘起された電圧を所定時定数で蓄電して
バイアス電圧として上記補助スイッチング素子に出力す
る積分回路と、 上記変圧器の二次巻線に接続さね上記主巻線の通電停止
時に導通して該二次巻線からの電流を通す整流素子と、 該整流素子の出力を平滑する平滑回路と、を備えたリン
ギングチョークコンバータにある。
バイアス電圧を制御することで出力電圧を安定化させる
リンギングチョークコンバータを提供することを目的と
してなされ！′−［課題を解決するための手段］ ４ 本発明の要旨とするところは、 一次側に主巻線及び補助巻線を備えると共に二次側に二
次巻線を備えた変圧器と、 直流電源から該主巻線への通電を断続するスイッチング
素子と、 該スイッチング素子に上記補助巻線に誘起された電圧を
バイアス電圧として印加するバイアス回路と、 該バイアス回路の出力するバイアス電圧を制御すること
で上記スイッチング素子の導通を遮断する補助スイッチ
ング素子と、 上記補助巻線に誘起された電圧を所定時定数で蓄電して
バイアス電圧として上記補助スイッチング素子に出力す
る積分回路と、 上記変圧器の二次巻線に接続さね上記主巻線の通電停止
時に導通して該二次巻線からの電流を通す整流素子と、 該整流素子の出力を平滑する平滑回路と、を備えたリン
ギングチョークコンバータにある。
［作用］
以上のように構成された本発明のリンギングチョークコ
ンバータによれば、スイッチング素子が導通して、直流
電源から変圧器の主巻線へ電流が流れると、電源電圧に
略比例する電圧が主巻線と補助巻線とにそれぞれ誘起さ
れる。すると、バイアス回路により補助巻線の誘起電圧
が、スイッチング素子にバイアス電圧として印加される
ので、スイッチング素子は導通状態を継続する。一方、
補助巻線の誘起電圧が積分回路に入力されると、その誘
起電圧に対して所定時定数をもって積分回路の出力電圧
が上昇し、この出力電圧がバイアス電圧として補助スイ
ッチング素子に印加される。
ンバータによれば、スイッチング素子が導通して、直流
電源から変圧器の主巻線へ電流が流れると、電源電圧に
略比例する電圧が主巻線と補助巻線とにそれぞれ誘起さ
れる。すると、バイアス回路により補助巻線の誘起電圧
が、スイッチング素子にバイアス電圧として印加される
ので、スイッチング素子は導通状態を継続する。一方、
補助巻線の誘起電圧が積分回路に入力されると、その誘
起電圧に対して所定時定数をもって積分回路の出力電圧
が上昇し、この出力電圧がバイアス電圧として補助スイ
ッチング素子に印加される。
それで、補助スイッチング素子が導通してバイアス回路
の出力するバイアス電圧を制御することで、スイッチン
グ素子の導通を遮断する。電源電圧が上昇すると、補助
巻線の誘起電圧が上昇して、積分回路の出力電圧の立上
がりが急峻になるので、補助スイッチング素子の導通開
始が早くなり、したがってスイッチング素子の遮断タイ
ミングも早くなる。
の出力するバイアス電圧を制御することで、スイッチン
グ素子の導通を遮断する。電源電圧が上昇すると、補助
巻線の誘起電圧が上昇して、積分回路の出力電圧の立上
がりが急峻になるので、補助スイッチング素子の導通開
始が早くなり、したがってスイッチング素子の遮断タイ
ミングも早くなる。
［実施例］
以下に本発明の一実施例を図面と共に説明する。
まず第１図は、本発明が適用された実施例のリンギング
チョークコンバータを表す電気回路図である。
チョークコンバータを表す電気回路図である。
図に示すように、リンギングチョークコンバタ（以下、
ＲＣＣという）］には、−次側に主巻線Ｌｌａ及び補助
巻線Ｌｌｂが設けられると共に二次側には主巻線Ｌｌａ
と反対の極性に巻回された二次巻線Ｌ２が設けられた変
圧器３と、直流電源５から主巻線Ｌｌａへの通電を断続
する第１の電界効果トランジスタ（以下、第１ＦＥＴと
いう）７と、補助スイッチング素子としての第２の電界
効果トランジスタ（以下、第２ＦＥＴという）９と、出
力側が第２ＦＥＴ９のゲートに接続され入力側が補助巻
線Ｌｌｂの一端に接続された積分回路１］と、第１ＦＥ
Ｔ７がターンオフしたときに変圧器３の二次巻線Ｌ２に
誘起される電圧に対して順方向となるように、二次巻線
Ｌ２に設けられた整流用ダイオードＤＲＥと、変圧器３
の二次側出力を平滑するための平滑コンデンサＣ３Ｍと
が備えられている。
ＲＣＣという）］には、−次側に主巻線Ｌｌａ及び補助
巻線Ｌｌｂが設けられると共に二次側には主巻線Ｌｌａ
と反対の極性に巻回された二次巻線Ｌ２が設けられた変
圧器３と、直流電源５から主巻線Ｌｌａへの通電を断続
する第１の電界効果トランジスタ（以下、第１ＦＥＴと
いう）７と、補助スイッチング素子としての第２の電界
効果トランジスタ（以下、第２ＦＥＴという）９と、出
力側が第２ＦＥＴ９のゲートに接続され入力側が補助巻
線Ｌｌｂの一端に接続された積分回路１］と、第１ＦＥ
Ｔ７がターンオフしたときに変圧器３の二次巻線Ｌ２に
誘起される電圧に対して順方向となるように、二次巻線
Ｌ２に設けられた整流用ダイオードＤＲＥと、変圧器３
の二次側出力を平滑するための平滑コンデンサＣ３Ｍと
が備えられている。
変圧器３の主巻線Ｌｌａでは、一端が直流電源５の正極
に接続され、他端が第１ＦＥＴ７のドレイン−ソースを
介して直流電源５の負極に接続されている。一方補助巻
線Ｌｌｂでは、一端が第１ＦＥＴ７のソースに接続され
ると共に起動抵抗Ｒ］を介して同ゲートに接続され、他
端がコンデンサＣ］及び抵抗Ｒ２を介して第１ＦＥＴ７
のゲートに接続されると共に積分回路］］の入力側に接
続されている。つまり、第１ＦＥＴ７のゲートには、補
助巻線Ｌｌｂに誘起した電圧ＶＢが印加さね第２ＦＥＴ
９のゲートには誘起電圧ＶＢが積分回路１］を介して印
加されるように構成されている。
に接続され、他端が第１ＦＥＴ７のドレイン−ソースを
介して直流電源５の負極に接続されている。一方補助巻
線Ｌｌｂでは、一端が第１ＦＥＴ７のソースに接続され
ると共に起動抵抗Ｒ］を介して同ゲートに接続され、他
端がコンデンサＣ］及び抵抗Ｒ２を介して第１ＦＥＴ７
のゲートに接続されると共に積分回路］］の入力側に接
続されている。つまり、第１ＦＥＴ７のゲートには、補
助巻線Ｌｌｂに誘起した電圧ＶＢが印加さね第２ＦＥＴ
９のゲートには誘起電圧ＶＢが積分回路１］を介して印
加されるように構成されている。
また、第１ＦＥＴ７のゲートは、抵抗Ｒ３及び抵抗Ｒ４
を介して直流電源５の正極側に、抵抗Ｒ３及びコンデン
サＣ２を介して直流電源５の負極側に、それぞれ接続さ
れていると共に、第２ＦＥＴ９のドレインにも接続され
、 さらに第１ＦＥＴ＝８− ７のソースと第２ＦＥＴ９のソースとが接続されている
。つまり、第２ＦＥＴ９がターンオンすると、第１ Ｆ
ＥＴ７のゲート−ソース間の電位差がなくなって第１Ｆ
ＥＴ７がターンオフするように構成されている。
を介して直流電源５の正極側に、抵抗Ｒ３及びコンデン
サＣ２を介して直流電源５の負極側に、それぞれ接続さ
れていると共に、第２ＦＥＴ９のドレインにも接続され
、 さらに第１ＦＥＴ＝８− ７のソースと第２ＦＥＴ９のソースとが接続されている
。つまり、第２ＦＥＴ９がターンオンすると、第１ Ｆ
ＥＴ７のゲート−ソース間の電位差がなくなって第１Ｆ
ＥＴ７がターンオフするように構成されている。
なお、補助巻線Ｌｌｂの誘起電圧ＶＢが第２ＦＥＴ９の
ゲートバイアス電圧以上になるように、主巻線Ｌｌａと
補助巻線Ｌｌｂとの巻数比が定められている。また、抵
抗Ｒ３、起動抵抗Ｒ１及び抵抗Ｒ４のそれぞれの大きさ
は、スイッチ］５が入ったときに、起動抵抗Ｒ１の両端
電圧が第１ＦＥＴ７のゲートバイアス電圧Ｖ ＧＳＩの
閾値を超えるように設定されている。
ゲートバイアス電圧以上になるように、主巻線Ｌｌａと
補助巻線Ｌｌｂとの巻数比が定められている。また、抵
抗Ｒ３、起動抵抗Ｒ１及び抵抗Ｒ４のそれぞれの大きさ
は、スイッチ］５が入ったときに、起動抵抗Ｒ１の両端
電圧が第１ＦＥＴ７のゲートバイアス電圧Ｖ ＧＳＩの
閾値を超えるように設定されている。
積分回路］１は、抵抗Ｒ５とコンデンサＣ３とからなる
周知のＣＲ回路に、抵抗Ｒ５をバイパスするバイパス回
路］３を設けたものである。バイパス回路］３は、第２
ＦＥＴ９のゲートバイアス電圧ＶＧＳ２に対して順方向
のダイオードＤ］と、該バイアス電圧Ｖ ＧＳ２に対し
て逆方向でありアノードが抵抗Ｒ６を介してダイオード
Ｄ１のアノードに接続された定電圧ダイオードＴＺとの
直列回路として構成されている。
周知のＣＲ回路に、抵抗Ｒ５をバイパスするバイパス回
路］３を設けたものである。バイパス回路］３は、第２
ＦＥＴ９のゲートバイアス電圧ＶＧＳ２に対して順方向
のダイオードＤ］と、該バイアス電圧Ｖ ＧＳ２に対し
て逆方向でありアノードが抵抗Ｒ６を介してダイオード
Ｄ１のアノードに接続された定電圧ダイオードＴＺとの
直列回路として構成されている。
積分回路］］の出力電圧は、誘起電圧ＶＢが発生すると
、積分回路１］の時定数をもって上昇する。補助巻線Ｌ
ｌｂの誘起電圧ＶＢが、さらに上昇し、所定電圧（定電
圧ダイオードＴＺのブレークダウン電圧ｖＺ）以上にな
ると、定電圧ダイオードＴＺが導通し抵抗Ｒ５と抵抗Ｒ
６とが並列になり積分回路］］の時定数を変える。すな
わち、コンデンサＣ３の充電時間が短縮さね積分回路］
１の出力電圧が第２ＦＥＴ９のゲートバイアス電圧Ｖ
ＧＳ２の閾値ＶＳを超えるまでの時間が短縮されので、
第２ＦＥＴ９がターンオンするのが早くなる。
、積分回路１］の時定数をもって上昇する。補助巻線Ｌ
ｌｂの誘起電圧ＶＢが、さらに上昇し、所定電圧（定電
圧ダイオードＴＺのブレークダウン電圧ｖＺ）以上にな
ると、定電圧ダイオードＴＺが導通し抵抗Ｒ５と抵抗Ｒ
６とが並列になり積分回路］］の時定数を変える。すな
わち、コンデンサＣ３の充電時間が短縮さね積分回路］
１の出力電圧が第２ＦＥＴ９のゲートバイアス電圧Ｖ
ＧＳ２の閾値ＶＳを超えるまでの時間が短縮されので、
第２ＦＥＴ９がターンオンするのが早くなる。
以下に、第２図に沿ってＲＣＣＩの動作を説明する。
まず、スイッチを１５を入れると、第１ＦＥＴ７のゲー
トにバイアス電圧Ｖ ＧＳＩが印加され、 第１ＦＥＴ
７のドレイン−ソース間のチャネルが開通し直流電源５
から変圧器３の主巻線Ｌｌａへ電流が流れ始める。する
と、電源電圧Ｖ１に略比例して、主巻線Ｌｌａに電圧Ｖ
Ａが誘起されると共に補助巻線Ｌｌｂにも電圧ＶＢが誘
起さね この誘起電圧ＶＢが第１ＦＦＴ７のゲートに戻
されてバイアス電圧Ｖ ＧＳＩが上昇する。そのため、
第１ＦＥＴ７の上記チャネル幅が拡大して完全にドレイ
ン−ソース間が導通する。また、コンデンサＣ２によっ
て第１ＦＥＴ７のゲートに漏れバイアス電流（極微小電
流）が供給されるので、第１ＦＦＴ７はオン状態を継続
することができる。尚第２図において、誘起電圧ＶＢは
、第１ ＦＥＴ７の順バイアス方向を正の電圧として記
載されている。
トにバイアス電圧Ｖ ＧＳＩが印加され、 第１ＦＥＴ
７のドレイン−ソース間のチャネルが開通し直流電源５
から変圧器３の主巻線Ｌｌａへ電流が流れ始める。する
と、電源電圧Ｖ１に略比例して、主巻線Ｌｌａに電圧Ｖ
Ａが誘起されると共に補助巻線Ｌｌｂにも電圧ＶＢが誘
起さね この誘起電圧ＶＢが第１ＦＦＴ７のゲートに戻
されてバイアス電圧Ｖ ＧＳＩが上昇する。そのため、
第１ＦＥＴ７の上記チャネル幅が拡大して完全にドレイ
ン−ソース間が導通する。また、コンデンサＣ２によっ
て第１ＦＥＴ７のゲートに漏れバイアス電流（極微小電
流）が供給されるので、第１ＦＦＴ７はオン状態を継続
することができる。尚第２図において、誘起電圧ＶＢは
、第１ ＦＥＴ７の順バイアス方向を正の電圧として記
載されている。
第１ＦＦＴ７のオン期間中には、主巻線Ｌｌａを流れる
電流は、主巻線Ｌ］ａのインダクタンスをし、時間をｔ
とすると、（Ｖｉ＊ｔ）／Ｌ となり、時間に比例して
増大する。つまり、第１ＦＥＴ７のオン期間の長さによ
って電流レベルが決まり、したがって変圧器３に蓄積さ
れるエネルギ量が決まる。そして、第１ＦＥＴ７のオン
期間中、変圧器３の二次巻線Ｌ２では、整流用ダイオー
ドＤＲＥ１ に対して逆方向の電圧が発生するので、変圧器３の二次
側には電流が流れない。
電流は、主巻線Ｌ］ａのインダクタンスをし、時間をｔ
とすると、（Ｖｉ＊ｔ）／Ｌ となり、時間に比例して
増大する。つまり、第１ＦＥＴ７のオン期間の長さによ
って電流レベルが決まり、したがって変圧器３に蓄積さ
れるエネルギ量が決まる。そして、第１ＦＥＴ７のオン
期間中、変圧器３の二次巻線Ｌ２では、整流用ダイオー
ドＤＲＥ１ に対して逆方向の電圧が発生するので、変圧器３の二次
側には電流が流れない。
一方、誘起電圧ＶＢは積分回路１１に入力さね積分回路
］１の出力電圧（＝ＶＧＳ２）が、所定時間の後に、第
２ＦＥＴ９のゲートバイアス電圧ＶＧＳ２の閾値ＶＳに
達する。そこで、第２ＦＦＴ９はターンオンし、第１
ＦＥＴ７がターンオフする。
］１の出力電圧（＝ＶＧＳ２）が、所定時間の後に、第
２ＦＥＴ９のゲートバイアス電圧ＶＧＳ２の閾値ＶＳに
達する。そこで、第２ＦＦＴ９はターンオンし、第１
ＦＥＴ７がターンオフする。
すると、変圧器３では主巻線Ｌｌａ及び補助巻線Ｌｌｂ
には、主巻線Ｌｌａに電流を流し続ける方向）こ電圧が
発生し誘起電圧ＶＢは負電位となる。
には、主巻線Ｌｌａに電流を流し続ける方向）こ電圧が
発生し誘起電圧ＶＢは負電位となる。
したがって、積分回路］］の出力電圧（＝ＶＧＳ２ ）
も負電位に反転し第２ＦＥＴ９もターンオフする。
も負電位に反転し第２ＦＥＴ９もターンオフする。
そして、コンデンサＣ３に蓄積された電荷が、抵抗Ｒ５
、補助巻線Ｌｌｂから直流電源５に回収される。なお、
ダイオードＤ］によって、コンデンサＣ３から定電圧ダ
イオードＴＺを通しての放電が阻止されコンデンサＣ３
の負電位が調節される。
、補助巻線Ｌｌｂから直流電源５に回収される。なお、
ダイオードＤ］によって、コンデンサＣ３から定電圧ダ
イオードＴＺを通しての放電が阻止されコンデンサＣ３
の負電位が調節される。
このとき、変圧器３の二次巻線Ｌ２には整流用ダイオー
ドＤＲＥに対して順方向の電圧ＶＣが発生するので、整
流用ダイオードＤＲＥからコンデンサ２ ＣＳＭへと電流が流れコンデンサＣ３Ｍが充電され負荷
に電圧ＶＯＵＴを出力する。そして、変圧器３に蓄積さ
れていたエネルギが二次側へ放出されると、整流用ダイ
オードＤＲＥを流れる電流は零になり整流用ダイオード
ＤＲＥがターンオフする。
ドＤＲＥに対して順方向の電圧ＶＣが発生するので、整
流用ダイオードＤＲＥからコンデンサ２ ＣＳＭへと電流が流れコンデンサＣ３Ｍが充電され負荷
に電圧ＶＯＵＴを出力する。そして、変圧器３に蓄積さ
れていたエネルギが二次側へ放出されると、整流用ダイ
オードＤＲＥを流れる電流は零になり整流用ダイオード
ＤＲＥがターンオフする。
整流用ダイオードＤＲＥがターンオフした瞬間、第１Ｆ
ＥＴ７のゲートにはバイアス電圧ＶＧＳＩが印加され直
流電源５から抵抗Ｒ３を介して電流が供給されるので、
第１ ＦＥＴ７はターンオンし、第１ＦＥＴ７の自励発
振が継続する。
ＥＴ７のゲートにはバイアス電圧ＶＧＳＩが印加され直
流電源５から抵抗Ｒ３を介して電流が供給されるので、
第１ ＦＥＴ７はターンオンし、第１ＦＥＴ７の自励発
振が継続する。
このようにＲＣＣｌでは、第１ＦＥＴ７が一定周波数で
発振することで、直流電圧を所定電圧ＶＯＵＴに昇圧し
て外部負荷ＬＤに出力する。
発振することで、直流電圧を所定電圧ＶＯＵＴに昇圧し
て外部負荷ＬＤに出力する。
ここで、電源電圧Ｖ１が何等かの理由で定格電圧を超え
て上昇したとする。この場合、第１ＦＥＴ７がターンオ
ンすると、主巻線し］ａの誘起電圧ＶＡは電源電圧Ｖｉ
が正常のときより上昇し、主巻線Ｌｌａを流れる電流の
立ち上がりが急峻となる。同時に、第２図に破線で示す
ように、補助巻線Ｌｌｂの誘起電圧ＶＢも上昇するので
、積分回路］１の出力（＝ｖＧＳ２）が第２ＦＥＴ９（
７）ゲトバイアス電圧ＶＧＳ２の閾値ｖＳに達するまで
の時間が短くなる。したがって、第２ＦＥＴ９のオン開
始のタイミングが早くなるので、第１ＦＥＴ７も早くタ
ーンオフし第１ＦＥＴ７のオン期間が短縮される。その
結果、主巻線Ｌｌａを流れる電流レベルは電源電圧Ｖ１
の正常時と同レベルに留まり、したがって変圧器３に蓄
積されたエネルギ量も同レベルとなるので、二次側出力
電圧ＶＯＵＴは変化せず安定する。
て上昇したとする。この場合、第１ＦＥＴ７がターンオ
ンすると、主巻線し］ａの誘起電圧ＶＡは電源電圧Ｖｉ
が正常のときより上昇し、主巻線Ｌｌａを流れる電流の
立ち上がりが急峻となる。同時に、第２図に破線で示す
ように、補助巻線Ｌｌｂの誘起電圧ＶＢも上昇するので
、積分回路］１の出力（＝ｖＧＳ２）が第２ＦＥＴ９（
７）ゲトバイアス電圧ＶＧＳ２の閾値ｖＳに達するまで
の時間が短くなる。したがって、第２ＦＥＴ９のオン開
始のタイミングが早くなるので、第１ＦＥＴ７も早くタ
ーンオフし第１ＦＥＴ７のオン期間が短縮される。その
結果、主巻線Ｌｌａを流れる電流レベルは電源電圧Ｖ１
の正常時と同レベルに留まり、したがって変圧器３に蓄
積されたエネルギ量も同レベルとなるので、二次側出力
電圧ＶＯＵＴは変化せず安定する。
しかし、このように電源電圧Ｖｉの上昇に応じて、第１
ＦＥＴ７のオン−オフデユーティのオン期間を短縮させ
ても、出力電圧ＶＯＵＴは、整流ダイオードＤＲＥの順
電圧降下、各巻線Ｌｌａ、Ｌｌｂ、Ｌ２の抵抗値、第１
ＦＥＴ７のターンオン時間などの影響で、出力電圧ＶＯ
ＵＴの上昇を抑制できないことがある。特に、電源電圧
Ｖ１が高い程、出力電圧ＶＯＵＴが上昇しやすく、電源
電圧Ｖ１が大きく上昇したときには、出力電圧ＶＯＵＴ
が上昇してしまう。このように電源電圧Ｖ１が著しく上
昇し、補助巻線Ｌｌｂの誘起電圧ＶＢもブレークダウン
電圧ｖＺを超えて上昇したとき、積分回路１１では、定
電圧ダイオードＴＺが導通し］ンデンザＣ３が急速に充
電される。そのため、積分回路１］の出力電圧（＝ＶＧ
Ｓ２ ）がより短時間で第２ＦＥＴ９のゲートバイアス
電圧Ｖ ＧＳ２の閾値ＶＳに達するので、第１ＦＥＴ７
がより早くターンオフする。
ＦＥＴ７のオン−オフデユーティのオン期間を短縮させ
ても、出力電圧ＶＯＵＴは、整流ダイオードＤＲＥの順
電圧降下、各巻線Ｌｌａ、Ｌｌｂ、Ｌ２の抵抗値、第１
ＦＥＴ７のターンオン時間などの影響で、出力電圧ＶＯ
ＵＴの上昇を抑制できないことがある。特に、電源電圧
Ｖ１が高い程、出力電圧ＶＯＵＴが上昇しやすく、電源
電圧Ｖ１が大きく上昇したときには、出力電圧ＶＯＵＴ
が上昇してしまう。このように電源電圧Ｖ１が著しく上
昇し、補助巻線Ｌｌｂの誘起電圧ＶＢもブレークダウン
電圧ｖＺを超えて上昇したとき、積分回路１１では、定
電圧ダイオードＴＺが導通し］ンデンザＣ３が急速に充
電される。そのため、積分回路１］の出力電圧（＝ＶＧ
Ｓ２ ）がより短時間で第２ＦＥＴ９のゲートバイアス
電圧Ｖ ＧＳ２の閾値ＶＳに達するので、第１ＦＥＴ７
がより早くターンオフする。
これで、第１ＦＥＴ７のオン期間が大きく短縮され、
変圧器３に蓄積されるエネルギ量が従前のレベルに留ま
るので二次側出力電圧ＶＯＩＪＴの上昇が抑制され安定
する。
変圧器３に蓄積されるエネルギ量が従前のレベルに留ま
るので二次側出力電圧ＶＯＩＪＴの上昇が抑制され安定
する。
上記したように本実施例では、電源電圧ｖ１の上昇に応
じで、第１ＦＥＴ７のオン−オフデユティのオン期間を
短縮させて出力電圧Ｖ ＯＵＴを所定レベルに保ち、さ
らに、電源電圧Ｖ１が著しく上昇し、補助巻線Ｌｌｂの
誘起電圧ＶＢが所定レベル（ＶＺ ）を超えて上昇した
ときには、積分回路］］の時定数を変えることで第１Ｆ
ＥＴ７のオ゛ン期間を一層短縮して出力電圧ＶＯＵＴの
上昇を抑５− 制する。それゆえ、電源電圧Ｖ１が大きく上昇しても出
力電圧ＶＯＵＴを所定レベルに安定的に保つことができ
る。
じで、第１ＦＥＴ７のオン−オフデユティのオン期間を
短縮させて出力電圧Ｖ ＯＵＴを所定レベルに保ち、さ
らに、電源電圧Ｖ１が著しく上昇し、補助巻線Ｌｌｂの
誘起電圧ＶＢが所定レベル（ＶＺ ）を超えて上昇した
ときには、積分回路］］の時定数を変えることで第１Ｆ
ＥＴ７のオ゛ン期間を一層短縮して出力電圧ＶＯＵＴの
上昇を抑５− 制する。それゆえ、電源電圧Ｖ１が大きく上昇しても出
力電圧ＶＯＵＴを所定レベルに安定的に保つことができ
る。
また、スイッチング素子としてＦＥＴを用いたので、従
来のバイポーラトランジスタを用いたＲＣＣよりも電力
消費のロスが少なく、発熱量も少ない。
来のバイポーラトランジスタを用いたＲＣＣよりも電力
消費のロスが少なく、発熱量も少ない。
［発明の効果］
以上説明したように本発明によれば、電源電圧の上昇に
応じてスイッチング素子の導通期間が短縮されるので、
電源電圧が上昇しても出力電圧を安定的に保つことがで
きる。
応じてスイッチング素子の導通期間が短縮されるので、
電源電圧が上昇しても出力電圧を安定的に保つことがで
きる。
第１図は実施例のリンギングチョークコンバータの電気
回路図、第２図はリンギングチョークコンバータの動作
タイミングを表す説明図である。 ］・・・リンギングチョークコンバータ ３・・・変圧
器５・・・直流電源 ７・・・第１の電界効果トランジ
スタ９・・・第２の電界効果トランジスタ］］・・・積
分回路Ｌｌ計・・主巻線Ｌｌｂ・・・補助巻線Ｌ２・・
・二次巻線６− ＴＺ・・・定電圧ダイオード Ｃ１・・・コンデンサ ＤＲＥ・・・整流ダイオード
回路図、第２図はリンギングチョークコンバータの動作
タイミングを表す説明図である。 ］・・・リンギングチョークコンバータ ３・・・変圧
器５・・・直流電源 ７・・・第１の電界効果トランジ
スタ９・・・第２の電界効果トランジスタ］］・・・積
分回路Ｌｌ計・・主巻線Ｌｌｂ・・・補助巻線Ｌ２・・
・二次巻線６− ＴＺ・・・定電圧ダイオード Ｃ１・・・コンデンサ ＤＲＥ・・・整流ダイオード
Claims (1)
- 【特許請求の範囲】 一次側に主巻線及び補助巻線を備えると共に二次側に二
次巻線を備えた変圧器と、 直流電源から該主巻線への通電を断続するスイッチング
素子と、 該スイッチング素子に上記補助巻線に誘起された電圧を
バイアス電圧として印加するバイアス回路と、 該バイアス回路の出力するバイアス電圧を制御すること
で上記スイッチング素子の導通を遮断する補助スイッチ
ング素子と、 上記補助巻線に誘起された電圧を所定時定数で蓄電して
バイアス電圧として上記補助スイッチング素子に出力す
る積分回路と、 上記変圧器の二次巻線に接続され、上記主巻線の通電停
止時に導通して該二次巻線からの電流を通す整流素子と
、 該整流素子の出力を平滑する平滑回路と、 を備えたリンギングチョークコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33157789A JPH03195362A (ja) | 1989-12-21 | 1989-12-21 | リンギングチョークコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33157789A JPH03195362A (ja) | 1989-12-21 | 1989-12-21 | リンギングチョークコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03195362A true JPH03195362A (ja) | 1991-08-26 |
Family
ID=18245211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33157789A Pending JPH03195362A (ja) | 1989-12-21 | 1989-12-21 | リンギングチョークコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03195362A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488552A (en) * | 1992-10-07 | 1996-01-30 | Hiroshi Sakamoto | Inverter power supply |
| WO2009130808A1 (ja) * | 2008-04-24 | 2009-10-29 | パナソニック電工株式会社 | 電力変換装置、放電ランプバラスト及び前照灯バラスト |
| US8110330B2 (en) | 2006-09-19 | 2012-02-07 | Ricoh Company, Ltd. | Toner, developer, toner container, process cartridge, image forming method, and image forming apparatus |
-
1989
- 1989-12-21 JP JP33157789A patent/JPH03195362A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488552A (en) * | 1992-10-07 | 1996-01-30 | Hiroshi Sakamoto | Inverter power supply |
| US8110330B2 (en) | 2006-09-19 | 2012-02-07 | Ricoh Company, Ltd. | Toner, developer, toner container, process cartridge, image forming method, and image forming apparatus |
| WO2009130808A1 (ja) * | 2008-04-24 | 2009-10-29 | パナソニック電工株式会社 | 電力変換装置、放電ランプバラスト及び前照灯バラスト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9998022B2 (en) | Current limit peak regulation circuit for power converter with low standby power dissipation | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| US6285566B1 (en) | RCC power supply with remote disabling of oscillation frequency control | |
| JPS6013469A (ja) | Ｄｃ−ｄｃ変換器 | |
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| US5103386A (en) | Flyback converter with energy feedback circuit and demagnetization circuit | |
| US5831838A (en) | Resonant fly-forward converter circuit | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| US9774251B2 (en) | Boost converter with improved stability | |
| JPH03195362A (ja) | リンギングチョークコンバータ | |
| JPS627368A (ja) | 電源回路 | |
| GB2233479A (en) | Regulated DC-DC power supply | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JPH0315423B2 (ja) | ||
| JPH03207266A (ja) | リンギングチョークコンバータ | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| SU1046752A2 (ru) | Импульсный шунтовой регул тор | |
| JPH04255459A (ja) | スイッチングレギュレータ | |
| JPH0360366A (ja) | スイッチングレギュレータ | |
| JPH028552Y2 (ja) | ||
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JPH0528947Y2 (ja) | ||
| JPS62285674A (ja) | 電力変換装置 |