JPH03195979A - 電子回路の検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 本発明では、デジタルシグナルプロセッサと外部メモリ
と、さらに前記デジタルシグナルプロセッサへ遅延時間
や係数などの定数を設定する制御回路とを含んで一体的
に構成される、たとえば音場制御装置などの電子回路に
おいて、前記制御回路へ２種類の検査モード用の定数を
設定しておく。

検査工程では、前記電子回路へは信号発生源と測定回路
と、さらに指示手段とが接続され、前記指示手段によっ
て前記２種類の検査モードを指定する、信号発生源がら
入力される検査信号に対して一方の検査モードでは、デ
ジタルシグナルプロセッサでの演算結果を直ちに出力し
、他方の検査モードではデジタルシグナルプロセッサの
演算結果を一旦メモリヘスｊ・アし、その陸に１１ｑ記
メモリから読出して出力する。前記各検査モードでの出
力を前記検査信号と比較判断することによって容易に、
かつ、確実に電子回路の製品段階での品質検査を実行す
ることができ、さらにはデジタルシグナルプロセッサお
よびメモリの大略的な故障個所を１゛す断することがで
きる。また、　１ｉｉｒ記判断に応じて迅速な対策処理
も図りる。

産業上の利用分野 本発明は、デジタルシグナルプロセッサと、前記デジタ
ルシグナルプロセッサにおける信号演算処理にて活用さ
れるメモリとをかんで構成される電子回路の検査方法に
閃する。

従来の技術 近年、カセットテープレコーダなどの音響信号発生源か
らのステレオ音ｇ信号に対して、初期反・対置や残響音
などの付随的な音響信号を生成付加して再生することに
よって、所望の空間の音場を聴衆位置において再現する
音場制御装置が普及する傾向にある。

前記音場Ｍ御装置は、デジタル信号に変換されて入力さ
れるステレオ音響信号を、予め定める定数に応じて演算
処理を行うデジタルシグナルプロセッサ（以下、ｒＤＳ
Ｐ、という。）と、前記ＤＳＰに接続され、前記演算処
理において活用される外部メモリと、さらに前記ＤＳＰ
へ定数を設定する制御回路とが一体的に、たとえば配線
基板上に構成されて製品化されている。前記定数とは、
たとえばＤＳＰを構成する遅延回路の遅延時間や、乗算
器の係数などに相当する。聴取者が装置外周に配設され
るボリウムやスイッチ類などを操作すると、前記制御回
路によってＤＳＰ内へ定数が設定され、こうして入力さ
れるステレオ音響信号に対して前記外部メモリなどを活
用して初期反射音や残響音を生成付加して再生し、所望
の音場を再現する。

発明が解決しようとする課題 前記音場制御装置は、製品化されるに当たって品質保証
のための検査工程が一般的に必要である。

すなわちたとえ前記音場制御装置を製品加工する前のＤ
ＳＰや外部メモリなどの部品単品において正常な品質で
あっても、配線基板上へ実装する製品加工時において、
たとえば静電気などによってＤＳＰや外部メモリなどの
集積回路が破壊される可能性があるからである。ところ
で、前記部品単品に対しては、たとえばＬＳＩ（大規模
集積回路）テスタなどによって容易に性能検査を実行す
ることができるけれども、製品加工後においては、各部
品間が密集して接続し合っているので、前記ＬＳｆテス
タな、どでは検査工程が煩雑化し、容易に実行すること
ができない。

したがって本発明の目的は、製品段階における電子回路
の検査が容易に実行でき、故障個所を迅速に判断するこ
とができる電子回路の検査方法を提供することにある。

課題を解決するための手段 本発明は、予め定める定数に応じて、入力されるデジタ
ル信号を演算処理するデジタルシグナルプロセッサとメ
モリと、さらに前記デジタルシグナルプロセッサへ定数
を設定する制御回路とを含んで一体的に構成される電子
回路へ、 第１検査モードと第２検査モードとを選択指示し、各検
査モードに応じて前記制御回路に前記定数を設定させる
指示手段と、 前記電子回路へ入力する検査信号を発生する信号発生手
段と、 一方の入力へ前記信号発生手段からの検査信号が入力さ
れ、他方の入力へ前記電子回路がらの出力が入力され、
各出力を比較測定する測定手段とを接続し、 前記指示手段が第１検査モードを指示したときには、電
子回路へ入力された検査信号をデジタルシグナルプロセ
ッサにて処理して出力し、前記指示手段が第２検査モー
ドを指示したときには、電子回路へ入力された検査信号
をデジタルシグナルプロセッサにて処理してメモリへ書
込んだ後に、前記メモリから読出して出力し、第１検査
モードおよび第２検査モードでの電子回路の各出力と、
前記検査信号とを比較してデジタルシグナルプロセッサ
とメモリとを検査することを特徴とする電子回路の検査
方法である。

作　　用 本発明に従えば、電子回路は予め定める定数に応じて入
力されるデジタル信号を演）算処理するデジタルシグナ
ルプロセッサとメモリと、さらに前記デジタルシグナル
プロセッサへ定数を設定する制御回路とを含んで一体的
に構成される。製品化された前記電子回路の検査工程で
は、前記電子回路へ指示手段と信号発生手段と、さらに
測定手段とを接続する。指示手段では、第１検査モード
と第２検査モードとを選択指示し、こうして選択された
各検査モードに応じて前記制御回路に前記定数を設定さ
せる。信号発生手段からは検査信号が発生され、前記電
子回路へ入力される。さらに測定手段は、各検査モード
での前記検査信号と前記検査信号の電子回路を経た出力
とが比較測定する。

前記指示手段が第１検査モードを指示したときには、前
記電子回路は入力される検査信号をメモリを活用するこ
となく、デジタルシグナルプロセッサにて処理して出力
し、測定手段にて比較評価する。また、前記指示手段が
第２検査モードを指示したときには、電子回路は入力さ
れる検査信号をデジタルシグナルプロセッサで処理し、
−旦メモリへ書込んだ後に、前記メモリから読出して出
力し、測定手段にて比較評価する。こうして、各検査モ
ードでの電子回路からの各出力と検査信号との比較結果
に基づいて、容易に、かつ確実にデジタルシグナルプロ
セッサ、もしくはメモリにおける故障箇所が判別でき、
前記故障に対する迅速な対応を図ることができる。

実施例 第１図は、本発明の一実施例である検査工程における音
場制御装置１と周辺の回路構成を示すブロック図である
。音場制御装置１は、入力されるデジタル信号に対して
予め定める定数に応じて演算処理を実行するＤＳＰ２と
、前記ＤＳＰ２に接続され、演算処理にて活用される外
部メモリ３と、さらに前記ＤＳＰへ定数を設定するマイ
クロコンピュータなどから成る制御回路４とを少なくと
も一体的に含んで構成される電子回路である。前記定数
とは、ＤＳＰ２内に構成される）遅延回路の遅延時間や
、乗算器の係数などに相当する。

音場制御装置１へ入力されるステレオ音響信号などのア
ナログ信号は、増幅回路５を介してアナログ／デジタル
変換回路６へ与えられ、デジタル信号に変換され、前記
ＤＳＰ２へ与えられる。前記ＤＳＰ２は、前記外部メモ
リ３を活用し、制御回路４によって設定される定数に応
じて前記デジタル信号を演算処理し、音場制御に必要な
初期反射音や残響音を生成して出力する。前記ＤＳＰ２
からの出力は、デジタル／アナログ変換回路７を介して
アナログ信号に変換され、音場制御装置１の出力として
出力される。

前記音場制御装置１を製品として使用する際には、音響
信号発生源となるカセットテープレコーダやコンパクト
ディスクなどから再生されるステレオ音響信号と、前記
ステレオ音響信号から音場制御装置１を介して生成され
る初期反射音や残響音とを混合・増幅し、複数のスピー
カから再生する。こうして所望の空間の音場を再現する
。

本実施例は、前記製品化された音場制御装置１を容易に
品質検査する。検査工程において、前記音場制御装置の
音響信号入力端子１０には、予め定める周波数の検査信
号Ｐを発生する信号発生源１１を接続する。前記周波数
は、たとえば３００〜５００１−１　ｚが選ばれる。音
場制御装置ｌの出力端子１２は、測定回路１３の一方の
入力端子１４へ接続される。前記測定回路１３の他方の
入力端子１５へは、前記信号発生源１１の検査信号Ｐが
直接入力される。測定回路１３では、前記検査信号Ｐと
音場制御装置１の出力とを比較評価する。

また、前記音場制御装置１において、制御回路４と接続
されるコネクタ１６には、指示手段１７が接続される。

前記指示手段１７は、たとえばキーマトリクスなどの入
力手段１８を備えた通信器１９や、パーソナルコンピュ
ータ２０などであり、複数の指示手段を有する場合には
、たとえば通信コネクタ２１を介して前記コネクタ１６
へ接続される。

前記信号発生源１１、測定回路１３、さらに指示手段１
７を音場制御装置１へ接続）した段階で、検査を開始す
る６本実施例においては、検査モードはスルーモードＭ
ｓとデイレイモードＭｄとの２種類が設けられ、制御回
路４には、前記各検査モードＭｓ、Ｍｄに応じてＤＳＰ
２へ設定ずべき定数Ｆｓ、ＦｔＪが予め制御回路４の内
部に設けられるメモリ４　ａなどにストアされている。

前記指示手段１７において、第１検査モードであるスル
ーモードＭｓを指定すると、制御回路４はＤＳＰ２へ前
記スルーモードＭｓに応じた定数Ｆｓを設定する。前記
スルーモードＭｓでは、前記信号発生源１１から入力さ
れる検査信号Ｐを同位相同一レベルで音場制御装置１か
ら出力するように、前記定数ＦｓおよびＤＳＰ２内部の
マイクロプログラムが設定される。ただし、前記スルー
モードでは外部メモリ３は活用されない。

測定回路１３では、前記検査信号ＰとスルーモードＭｓ
においての音場制御装置１からの出力とを比較する。測
定回路１３の構成の１例としては、たとえば第２図に示
される差動増幅回路２５などが挙げられる。前記検査信
号Ｐと音場制御装置１からの出力とは、差動増幅回路２
５の正入力端子もしくは負入力端子へそれぞれ入力され
る。スルーモードＭｓでは、音場制御装置１への入力と
出力とが同一であるように設定されるので、前記差動増
幅回路２５の出力が「０」であるか否かを測定すること
によって音場制御装置１が正常に機能するか否かを判断
できる。特に、スルーモードＭＳでは外部メモリ３が活
用されていないので、ＤＳＰ２の機能に対する検査と想
定することができる。

すなわち、前記差動増幅回路２５の出力が「０」であれ
ば、検査信号Ｐおよび台場制御装置１の出力が同一であ
り、したがってＤＳＰ２のＭ！ｉ能に支障がないと判断
できる。また前記差動増幅回路２５の出力が「０」でな
ければ、前記検査信号Ｐと音場制御袋Ｍ１の出力とは同
一でなく、したがってＤＳＰ２の機能に支障がある、す
なわちＤＳＰ２に欠陥あつと判断することができる。前
記ＤＳＰ２に欠陥ありと判断したときには、後述するデ
イレイモードＭｄによる検査を実行することなく、迅速
にＤＳＰの交換などの対策処理を行う、なお、前記測定
回路１３の構成は、ＤＳＰ２からのデジタル信号を直接
比較する比較回路であってもよく、また２チヤネルの入
力を有するオシロスコープを用いて表示される各信号の
波形を目視比較してもよい。

また、特に前記測定回路１３の測定結果に応じてＤＳＰ
２の故障ｎａ所をできるだけ細分化して判断することも
できる。たとえば、前記音場制御装置１からの出力が得
られないときには、ＤＳＰ２内の素子や電源回路の破壊
が発生していると想定することができ、また前記音場制
御装置１からの出力があるにも拘わらず、前記検査信号
Ｐと同一でないときには、ＤＳＰ２内部の演算器などの
故障であると想定することができる。

前記スルーモードＭｓにおいて、ＤＳＰ２に故障がない
と判断した後に、続いて指示手段１７によって第２検査
モードであるデイレイモードＭｄを指定する。前記デイ
レイモードＭｄでは、ＤＳＰ２へ入力され演算処理され
た検査信号Ｐを、旦、外部メモリ３ヘスドアし、その後
再び前記外部メモリ３から読出して出力し、こうして音
場制御装置１からの出力が前記検査信号Ｐに対してたと
えば逆位相同一レベルとなるように定数Ｆｄ、ＤＳＰ２
内部のマイクロプログラム、および外部メモリ３からの
読出しタイミングが設定される。

こうして、デイレイモードＭｄにて演算された出力と、
前記検査信号Ｐとを測定回路１３において比較する。前
記測定回路１３と゛して、たとえば、加算回路などが考
えられ、前記加算回路の出力が「０」であるか否かを測
定することによって、音場制御装置１が正常に機能する
か否かを判断ず・る。

また、２チヤネル入力のオシロスコープによる波形目視
検査であってもよい、デイレイモードＭｄにおける測定
結果より故障が判断されたときは、スルーモードＭｓを
経た後の判断であるので、ＤＳＰ２ではなく外部メモリ
３の機能に支障があると判断することができる。

また、特にオシロスコープによる目視検査においては、
表示される波形によって前記外部メモリ３のおおよその
故Ｆ１１個所を判断できる場合もある。

第３図には、複数チップのメモリにおけるデータのスト
ア状態が示されている。第３図に示される３チツプのメ
モリＭ　１　□−Ｍ　３は、各アドレス毎に８ビットの
ストア領域を有し、制御データやＤＳｌ）２で演算処理
された音響データがストアされる。

デイレイモードＭｄでは、前記音響データとして検査信
号Ｐのデータがストアされる。たとえば１６ビツトから
成る検査信号Ｐのデータは、２チツプに且つて上位８ビ
ーツ）・、下位８ビツトに分けてストアされる。たとえ
ば、最下位ビットＢ　ｍ　ｉ　ｎ当たりのストア領域が
不良となり、誤ったデータがス）・アされた場合、デー
タ全体の値としてみると、さほど大きな影響は生じない
。ところが、最上位ピッｌ−Ｂ　ｍ　ａ　ｘ当たりのス
トア領域が不良となり、誤ったデータがストアされると
、データ全体の値としても大きな影響が生じ、その結果
、オシロスコープによって目視される波形において前記
影響を確認することができる。

第４図には、メモリ故障時にオシロスコープに表示され
る音響制御装置ｌの出力波形の一例を示している。前記
最上位ビットＢｍａｘ当たりのストア領域に欠陥が生じ
ていると、前述の影響によって出力波形に、いわゆるヒ
ゲと称される突出波形Ｔが確認できる。言い換えると、
このような大きな突出波形Ｔが確認されるときには、上
位８ビツトがストアされているメモリＭ２に欠陥がある
と判断することができる。こうしてメモリの欠陥が判断
されると、迅速に不良個所のメモリ交換、もしくは全体
のメモリ交換などの対策処理が図られる。

また、前記デイレイモードＭｄにおいて故障が確Ｊ２さ
れなければ、少なくともＤＳＰ２と外部メモリ３とには
、故障がない正常な品質が保証された音場制御装置１で
あると判断することができる。

したがって本実施例によれば、２種類の検査モードによ
って容易に、かつ、確実に製品化された音場制御装置ｌ
におけるＤＳＰと外部メモリとの品質検査を実行するこ
とができる。また、大略的な故障個所を判断することも
でき、故障判断後における迅速な対応が図れる。

第５図は、本発明の検査工程を説明するためのフローチ
ャー１・である、第５図に示されるプログラムは、検査
工程において開始する一 ステップｓ１では、検査すべき台場制御装置１へ信号発
生源１１、測定回路１３、さらに指示手段１７を接続し
、ステップＳ２にて検査を開始する。ステップｓ３では
、指示１段１７においてスルーモードＭｓを指定し、ス
テップＳ４にて制御図ｎ４がＤＳＰ２へスルーモードＭ
ｓに応じた定数Ｆｓなどを設定する。その後、ステップ
Ｓ５において検査信号Ｐが信号発生源１１から入力され
、ステップＳ６にてスルーモードＭｓにおける測定を測
定回路１３にて実行する。

ステップＳ７では、前記測定の結果に基づいて、前記Ｄ
ＳＰ２が故障しているか否かを判断する。

ＤＳＰ２が故障であると判断されると、処理はステップ
Ｓ８へ進み、ＤＳＰ２の交換などの対策処理が迅速に行
われ、他の処理へ進む。

一方、前記ステップＳ７において、ＤＳＰ２は正常であ
ると判断されると、処理はステップｓ９へ進み、続いて
デイレイモードＭｄを指示手段１７にて指定し、ステッ
プｓｌｏにおいて制御回路４がＤＳＰ２ヘデイレイモー
ドＭｄに応じた定数Ｆｄなどを設定する。その後、ステ
ップｓｌｌで検査信号Ｐが入力され、ステップｓ１２に
て、デイレイモードＭｄにおける測定が測定回ｎ１３に
て実行される。ステップｓ１３では、前記測定の結果よ
り、外部メモリ３が故障であるか否かが判断される。外
部メモリ３が故障であると判断されると、処理はステッ
プＳ８へ進み、メモリの交換などの対策処理が迅速に行
われ、他の処理へ進む。

また、前記ステップｓ１３にて外部メモリ３に故障がな
いと判断されると、少なくともＤＳＰ２と外部メモリ３
との品質が保証された音場制御装置１であると判断し、
検査工程を終了して他の処理へ進む。

上述の実施例においては、まずスルーモードＭＳを実行
し、続いてデイレイモードＭｄを実行している。前記検
査モードの順序は、交換されてもよい、ところで、スル
ーモードＭｓにおいての異常を示す測定結果のみから１
′１１断すると、ＤＳＰの故障であると想定することが
できるけれども、デイレイモードＭ　（ｌにおける異常
を示す測定結果のみからでは、ＤｓＰもしくは外部メモ
リのいずれか一方、若しくは両方が故障であるかを判断
することができない。したがって、最初にデイレイモー
ドＭ　ｄを実行し、その後にスルーモードＭｓを実行す
る構成では、各ＦＩ！査モー１での測定結果が得られた
後でなければＤＳＰと外部メモリとの故障個所を判断す
ることができないことになり、前記観点を考慮した場合
、前述の実施例では各検査モード毎に故障個所が推定で
きるので、検査効率が高いと言える。

なお本実施例において説明した各検査モードでの音場制
御装置１からの出力の検査信号Ｐに対する位相とレベル
とは制限されることではなく、測定回路１３による測定
精度などに応じて適当に選ばれる。

また本実施例においては、測定結果を検査者が確認する
ことによって、故障を判断しているけれども、前記測定
結果を自動的に分析し、故障と判断される際には、ラン
プなどによる警告手段によって検査者に警告するような
構成であってもよい。

したがって本実施例によれば、ＤＳＰと外部メモリとを
含んで一体的に構成される音場制御装置１を製品化した
段階において容易に、かつ、確実に品質検査を実行する
ことができ、ＤＳＰおよび外部メモリの故Ｒ箇所を判断
することができる。

また、前記検査の結果に応じて迅速な対策処理が図れる
。

なお本実施例においては、音場制御装置にｒＭ達して説
明しているけれども、このことは制限されることではな
く、ＤＳＰと外部メモリと、さらに前記ＤＳＰへ定数を
設定する制御回路とを含む構成であれば、各種装置に対
応できる。

発明の効果 本発明によれば、少なくともデジタルシグナルプロセッ
サとメモリと、さらに制御回路とを含んで構成される電
子回路が製品化された段階においても容易に、かつ、的
確に品質検査を実行することができる。また、前記検査
に応じてデジタルシグナルプロセッサおよびメモリの大
略的な故Ｆ１１個所を判断することもできる。さらに、
前記判断に応じて迅速な対策処理が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例である検査工程における音場
制御装置１とその周辺の回路構成を示すブロック図、第
２図は測定回路１３の一例を示す図、第３図は外部メモ
リ３におけるデータのストア状態の−・例を示す図、第
４図はメモリ故障時にオシロスコープに表示される音場
制御装Ｍ、１の出力波形の一例を示す図、第５図は本発
明の検査工程を説明するためのフローチャートである。

Claims (1)

1. 【特許請求の範囲】 予め定める定数に応じて、入力されるデジタル信号を演
   算処理するデジタルシグナルプロセッサとメモリと、さ
   らに前記デジタルシグナルプロセッサへ定数を設定する
   制御回路とを含んで一体的に構成される電子回路へ、 第１検査モードと第２検査モードとを選択指示し、各検
   査モードに応じて前記制御回路に前記定数を設定させる
   指示手段と、 前記電子回路へ入力する検査信号を発生する信号発生手
   段と、 一方の入力へ前記信号発生手段からの検査信号が入力さ
   れ、他方の入力へ前記電子回路からの出力が入力され、
   各出力を比較測定する測定手段とを接続し、 前記指示手段が第１検査モードを指示したときには、電
   子回路へ入力された検査信号をデジタルシグナルプロセ
   ッサにて処理して出力し、 前記指示手段が第２検査モードを指示したときには、電
   子回路へ入力された検査信号をデジタルシグナルプロセ
   ッサにて処理してメモリへ書込んだ後に、前記メモリか
   ら読出して出力し、 第１検査モードおよび第２検査モードでの電子回路の各
   出力と、前記検査信号とを比較してデジタルシグナルプ
   ロセッサとメモリとを検査することを特徴とする電子回
   路の検査方法。