JPH03196538A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03196538A JPH03196538A JP1242736A JP24273689A JPH03196538A JP H03196538 A JPH03196538 A JP H03196538A JP 1242736 A JP1242736 A JP 1242736A JP 24273689 A JP24273689 A JP 24273689A JP H03196538 A JPH03196538 A JP H03196538A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- finger
- semiconductor chip
- tab
- fingers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置の製造方法に係り、更に詳しくは半
導体装置の製造過程に於いて、半導体チップ上にあるＡ
ｌパッド部もしくは突起電極とＴＡＢ及びＢ −Ｔ Ａ
Ｂ用のテープキャリアとの接続方法に関するものであ
る。
導体装置の製造過程に於いて、半導体チップ上にあるＡ
ｌパッド部もしくは突起電極とＴＡＢ及びＢ −Ｔ Ａ
Ｂ用のテープキャリアとの接続方法に関するものであ
る。
［従来の技術］
半導体装置は、周知の様に集積回路が形成された半導体
チップのＡｌパッドと、これに対応したリードフレーム
の各リードとをオートワイヤーボンディング装置にて金
ワイヤーを配線し、ついで各リードの先端部を残して射
出成型機等によりプラスチックで一体的に成型する。そ
して成型されたプラスチックパッケージこ外画に於いて
各リードを切断し、必要に応じてリードを適宜折曲げて
半導体装置を製造している。第３図に於いて、８は半導
体チップ、９はプラスチックパッケージ、ｑＯは金ワイ
ヤ−１１はリードフレームであるところで上記の様な位
置は１／。ピンの増大に伴なって半導体装置は益々多ピ
ン化、大形化する傾向にある。そこで最近／。ピンの増
大に伴なう半導体装置の大型化に歯止めをかける１つの
手法としてＴＡＢ及びＢ−ＴＡＢ技術がある。
チップのＡｌパッドと、これに対応したリードフレーム
の各リードとをオートワイヤーボンディング装置にて金
ワイヤーを配線し、ついで各リードの先端部を残して射
出成型機等によりプラスチックで一体的に成型する。そ
して成型されたプラスチックパッケージこ外画に於いて
各リードを切断し、必要に応じてリードを適宜折曲げて
半導体装置を製造している。第３図に於いて、８は半導
体チップ、９はプラスチックパッケージ、ｑＯは金ワイ
ヤ−１１はリードフレームであるところで上記の様な位
置は１／。ピンの増大に伴なって半導体装置は益々多ピ
ン化、大形化する傾向にある。そこで最近／。ピンの増
大に伴なう半導体装置の大型化に歯止めをかける１つの
手法としてＴＡＢ及びＢ−ＴＡＢ技術がある。
先ず１例を掲げると、第４図に示す様に、厚い銅箔を用
いてフィンガー１２を作る。Ｂ−ＴＡＢの場合状にこの
銅箔のフィンガー１２をエツチングして、フィンガーの
先端部にバンプ１４を形成する。
いてフィンガー１２を作る。Ｂ−ＴＡＢの場合状にこの
銅箔のフィンガー１２をエツチングして、フィンガーの
先端部にバンプ１４を形成する。
もっとも、−船釣なＴＡＢ及びＢ−ＴＡＢ方法では、こ
の表面に１μｒｒＬ程度の金メツキをする。
の表面に１μｒｒＬ程度の金メツキをする。
１２は銅箔のフィンガー １３は金メツキ、１４はバン
プ、１５はフィルムである。
プ、１５はフィルムである。
この金メツキを行ったフィンガーは、ワイヤーボンディ
ングの場合と同様に、熱圧着あるいは超音波熱圧着法で
半導体チップのＡｌｘ極もしくは突起電極に接合される
。したがって、約２００℃以上の温度でボンディングさ
れる。
ングの場合と同様に、熱圧着あるいは超音波熱圧着法で
半導体チップのＡｌｘ極もしくは突起電極に接合される
。したがって、約２００℃以上の温度でボンディングさ
れる。
上記の様なＴ Ａ’ Ｂ及びＢ−ＴＡＢ技術により半導
体チップの多ビン化は可能となったが、更に最近より多
（の／。ピンを設けるため半導体チップ外周部以外の内
方面にも多（のＡｌパッドもしくは突起電極を持った所
の半導体チップが登場した［発明が解決しようとする課
題］ 以上述べた様に半導体チップの４ピンの増大に伴ないＡ
ｌパッドの数が増大し、更に従来、−船釣であった外周
部へのＡｌパッドもしくは突起電極配置が能動素子内に
も形成される様になってきた。そこで前記、ｈｔバッド
部もしくは突起電極とフィンガーのバンプもしくは電極
リードとを接続することが出来る配線技術の確立が迫ら
れている。
体チップの多ビン化は可能となったが、更に最近より多
（の／。ピンを設けるため半導体チップ外周部以外の内
方面にも多（のＡｌパッドもしくは突起電極を持った所
の半導体チップが登場した［発明が解決しようとする課
題］ 以上述べた様に半導体チップの４ピンの増大に伴ないＡ
ｌパッドの数が増大し、更に従来、−船釣であった外周
部へのＡｌパッドもしくは突起電極配置が能動素子内に
も形成される様になってきた。そこで前記、ｈｔバッド
部もしくは突起電極とフィンガーのバンプもしくは電極
リードとを接続することが出来る配線技術の確立が迫ら
れている。
又、詳細に言えば従来使用していたＴＡＢ及びＢ−ＴＡ
Ｂ用のテープキャリアと同一寸法を保ち、更に各ピン間
のショートを防ぐ様な構造をとる様な工夫をした所の配
線技術の確立が早急に迫られている。
Ｂ用のテープキャリアと同一寸法を保ち、更に各ピン間
のショートを防ぐ様な構造をとる様な工夫をした所の配
線技術の確立が早急に迫られている。
本発明は上記の課題、つまり超多ビン化の配線技術の確
立をするためになされたもので、テープキャリアの外周
部（従来のＡｌパッドもしくは突起電極配置位置）及び
外周部以外の内周部（チップエツジに最も近い最外列パ
ッド群の各パッドのチップ中心国内側部を結ぶラインよ
りも内部領域）にも電極突起もしくは電極リードを設け
、前記テープキャリアを用いて半導体チップの外周部以
外の内側にも形成されたＡｌパッドもしくは電極突起と
を熱圧着等により接合させ導通なとることにより半導体
装置の多ピン化、小型化に対応したことを目的としたも
のである。
立をするためになされたもので、テープキャリアの外周
部（従来のＡｌパッドもしくは突起電極配置位置）及び
外周部以外の内周部（チップエツジに最も近い最外列パ
ッド群の各パッドのチップ中心国内側部を結ぶラインよ
りも内部領域）にも電極突起もしくは電極リードを設け
、前記テープキャリアを用いて半導体チップの外周部以
外の内側にも形成されたＡｌパッドもしくは電極突起と
を熱圧着等により接合させ導通なとることにより半導体
装置の多ピン化、小型化に対応したことを目的としたも
のである。
［課題を解決するための手段］
本発明に係る半導体装置の実装方９式は、テープキャリ
ア上に外周部、つまり従来のＡｌバッド部の位置と内周
部（半導体能動素子面内）とに半導体装置のｋｔ電極部
もしくは電極突起とコンタクトをとることができる電極
突起（バンプ部）もしくは電極リードを形成した後、Ｔ
ＡＢもしくはＢ−ＴＡＢ技術にて外周、内周の電極リー
ドもしくは突起とＡｌパッドもしくは電極突起を合わせ
、熱圧着等にて実装したものである。
ア上に外周部、つまり従来のＡｌバッド部の位置と内周
部（半導体能動素子面内）とに半導体装置のｋｔ電極部
もしくは電極突起とコンタクトをとることができる電極
突起（バンプ部）もしくは電極リードを形成した後、Ｔ
ＡＢもしくはＢ−ＴＡＢ技術にて外周、内周の電極リー
ドもしくは突起とＡｌパッドもしくは電極突起を合わせ
、熱圧着等にて実装したものである。
［作用］
この発明に於いては、従来、半導体チップの外周部のみ
形成されたＡｌバッド部もしくは電極突起とテープキャ
リアに形成された電極突起部（バンプ部）もしくは電極
リードとをコンタクトしていたが、多ビン化の要望に伴
ない能動素子面内に形成されたＡｌパッド部もしくは電
極突起が徐々に増大していく中で、その配線技術を確立
し、半導体装置の多ピン化傾向を更に増大するものであ
り、又コンパクトで多ピンの半導体装置を供給するもの
である。
形成されたＡｌバッド部もしくは電極突起とテープキャ
リアに形成された電極突起部（バンプ部）もしくは電極
リードとをコンタクトしていたが、多ビン化の要望に伴
ない能動素子面内に形成されたＡｌパッド部もしくは電
極突起が徐々に増大していく中で、その配線技術を確立
し、半導体装置の多ピン化傾向を更に増大するものであ
り、又コンパクトで多ピンの半導体装置を供給するもの
である。
［実施例］
第１図は、本発明の１実施例を示す図である。
１はフィルム、２はフィンガー ３は半導体チップであ
る。
る。
先ず、フィルム上に厚い銅箔を用いてフィンガ−を作る
。次に、この銅箔をエツチングする。このエツチング時
に於いては外周部のフィンガーと内周部のフィンガーを
交互に形成する。Ｂ−ＴＡＢの場合更にフィンガーの先
端部にバンプを形成した後、表面に１μｍ程度ｑ金メツ
キを施す。この金メツキを行ったフィンガーは、熱圧着
等（例温度り００℃×３秒）によりフィンガーの突起電
極（バンプ部）もしくは電極リードとＡｌパッド部もし
くは突起電極とを接合する。
。次に、この銅箔をエツチングする。このエツチング時
に於いては外周部のフィンガーと内周部のフィンガーを
交互に形成する。Ｂ−ＴＡＢの場合更にフィンガーの先
端部にバンプを形成した後、表面に１μｍ程度ｑ金メツ
キを施す。この金メツキを行ったフィンガーは、熱圧着
等（例温度り００℃×３秒）によりフィンガーの突起電
極（バンプ部）もしくは電極リードとＡｌパッド部もし
くは突起電極とを接合する。
又、２例として述べるが、上記以外の方法に１層目と２
層目に分離してフィルム上にフィンガーの突起電極（バ
ンプ部）を形成する方法もある。
層目に分離してフィルム上にフィンガーの突起電極（バ
ンプ部）を形成する方法もある。
先ず、第２図に示す様に、４は１層目のフィルム、５は
２層目のフィルム、６は１層目に形成されたフィンガー
７は２層目に形成されたフィンガーである。
２層目のフィルム、６は１層目に形成されたフィンガー
７は２層目に形成されたフィンガーである。
詳細に述べると、１層目のフィルム上に銅箔のフィンガ
ーを形成し、更にエツチング、バンプを形成することに
より半導体チップの外周部に形成されたＡｌパッドとコ
ンタクトする様にした。次に２層目も上記の１層目と同
様な手順でフィンガーを形成する。この様にしてできた
両者のフィルムを半導体チップのＡｌパッド部と接合で
きる様に位置合わせし、貼り合わせした後、前述の様に
Ｂ−ＴＡＢ技術にて実装した。ＴＡＢ技術でも同様にで
きる。
ーを形成し、更にエツチング、バンプを形成することに
より半導体チップの外周部に形成されたＡｌパッドとコ
ンタクトする様にした。次に２層目も上記の１層目と同
様な手順でフィンガーを形成する。この様にしてできた
両者のフィルムを半導体チップのＡｌパッド部と接合で
きる様に位置合わせし、貼り合わせした後、前述の様に
Ｂ−ＴＡＢ技術にて実装した。ＴＡＢ技術でも同様にで
きる。
以上の様にしてできた半導体装置を従来品と比較するた
め温度サイクル試験を実施した。この結果、オープン、
ショート、リーク等の不良をテスターにて検査したが差
は無かった。
め温度サイクル試験を実施した。この結果、オープン、
ショート、リーク等の不良をテスターにて検査したが差
は無かった。
［発明の効果］
本発明は以上説明した様に同一フィルム内に半導体チッ
プのＡｌパッド部もしくは突起電極に対応形成された外
側、内側の画電極を形成する方法と、更には２層構造を
持つ所の電極を作成することにより半導体装置のＡｌパ
ッド部もしくは突起電極へ容易に接合でき、更に多ピン
化半導体装置の実装方法を確立し、小型、軽量及び多ピ
ンの半導体装置を供給できる効果がある。
プのＡｌパッド部もしくは突起電極に対応形成された外
側、内側の画電極を形成する方法と、更には２層構造を
持つ所の電極を作成することにより半導体装置のＡｌパ
ッド部もしくは突起電極へ容易に接合でき、更に多ピン
化半導体装置の実装方法を確立し、小型、軽量及び多ピ
ンの半導体装置を供給できる効果がある。
第１図は本発明の実施例を示す平面図。
第２図は本発明の他の実施例を示す断面図。
第３図は従来技術の実施例を示す断面図。
第４図は従来技術の他の実施例を示す断面図。
１．４，５，１５・・・・・・フィルム２．６，７，１
２・・・・・・フィンガー３．８・・・・・・半導体チ
ップ ９・・・・・・プラスチックパッケージ１０・・・・・
・金ワイヤ− １１・・・・・・リードフレーム １４・・・・・・バンプ 以上
２・・・・・・フィンガー３．８・・・・・・半導体チ
ップ ９・・・・・・プラスチックパッケージ１０・・・・・
・金ワイヤ− １１・・・・・・リードフレーム １４・・・・・・バンプ 以上
Claims (1)
- 複数個の半導体チップを搭載できるＴＡＢ及びＢ−Ｔ
ＡＢ用のテープキャリアを用いて、半導体チップの外周
部にあるＡｌパッド部とテープキャリアのリード先端部
を熱圧着等により接合させるＴＡＢ及びＢ−ＴＡＢ技術
に於いて、該テープキャリアの外周部以外の内部にも電
極リードもしくは電極突起（バンプ）を設け、前記テー
プキャリアを用いて半導体チップの外周部以外の内側に
も形成されたＡｌパッド部もしくは電極突起とを熱圧着
等により接合させ、該テープキャリアとの導通をとった
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242736A JPH03196538A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242736A JPH03196538A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196538A true JPH03196538A (ja) | 1991-08-28 |
Family
ID=17093486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242736A Pending JPH03196538A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196538A (ja) |
-
1989
- 1989-09-19 JP JP1242736A patent/JPH03196538A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004056138A (ja) | パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ | |
| JPH08274124A (ja) | 樹脂封止型半導体装置 | |
| JPH06244360A (ja) | 半導体装置 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPS59139636A (ja) | ボンデイング方法 | |
| TW200901410A (en) | A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JPH03196538A (ja) | 半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2790675B2 (ja) | リードフレーム | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JPH02185060A (ja) | 半導体装置用リードフレーム | |
| JP2001085475A (ja) | テープフィルム及び半導体パッケージ | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| KR0157882B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2780376B2 (ja) | バンプ付きｔａｂテープの製造方法 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 |