JPH03196632A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03196632A JPH03196632A JP33962689A JP33962689A JPH03196632A JP H03196632 A JPH03196632 A JP H03196632A JP 33962689 A JP33962689 A JP 33962689A JP 33962689 A JP33962689 A JP 33962689A JP H03196632 A JPH03196632 A JP H03196632A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring layer
- silicon
- aperture
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 239000003870 refractory metal Substances 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052721 tungsten Inorganic materials 0.000 abstract description 16
- 239000010937 tungsten Substances 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 14
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 9
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 238000002844 melting Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 230000008018 melting Effects 0.000 abstract description 4
- 229910000838 Al alloy Inorganic materials 0.000 abstract 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 abstract 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 25
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- 238000005275 alloying Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にアルミニウム系金属を
配線層に用いる半導体装置の開口部の構造に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor device, and particularly to the structure of an opening in a semiconductor device using an aluminum-based metal as a wiring layer.
従来、この種の半導体装置は、半導体基板上に形成され
た絶縁膜に、素子あるいは下部配線層に達する開口部を
設けた後、アルミニウム系金属からなる上部配線層を形
成していた。下部配線層がシリコン基板あるいは多結晶
シリコンの場合、開口部におけるアルミニウム系金属と
下部配線層のシリコンとの間の合金化反応により上部配
線層と下部配線層との電気的接続を得ていたが、合金化
反応温度から温度が下降するに従って過飽和状態のシリ
コンが開口部に析出し、開口部における接続抵抗が上昇
し、時間の経過とともにさらに増大する傾向を有してい
た。また、上部配線層をアルミニウム系金属のみで形成
する場合、開口部における被覆性が不十分になることも
あるという問題もあった。Conventionally, in this type of semiconductor device, an upper wiring layer made of an aluminum-based metal is formed after an opening reaching an element or a lower wiring layer is provided in an insulating film formed on a semiconductor substrate. When the lower wiring layer is a silicon substrate or polycrystalline silicon, electrical connection between the upper wiring layer and the lower wiring layer is obtained through an alloying reaction between the aluminum metal in the opening and the silicon of the lower wiring layer. As the temperature decreased from the alloying reaction temperature, supersaturated silicon precipitated in the openings, and the connection resistance at the openings increased, which tended to further increase over time. Furthermore, when the upper wiring layer is formed only of aluminum-based metal, there is also a problem in that the coverage of the openings may be insufficient.
そのため、近年では、半導体基板上に形成された絶縁膜
に、素子あるいは下部配線層に達する開口部を設けた後
、減圧気相成長法により開口部内にタングステンを埋設
して平坦化し、その後、スバッタリング法によりアルミ
ニウム・シリコン合金を被着し、このアルミニウム・シ
リコン合金を所望の形状にバターニングして上部配線層
を形成していた。Therefore, in recent years, an opening has been formed in an insulating film formed on a semiconductor substrate to reach the element or lower wiring layer, and then tungsten is buried in the opening by low pressure vapor phase epitaxy to flatten it. An aluminum-silicon alloy was deposited by a battering method, and the aluminum-silicon alloy was buttered into a desired shape to form an upper wiring layer.
上述した開口部にタングステンが埋設された半導体装置
の断面図を第３図に示す。シリコン基板１上のシリコン
酸化膜２に設けられた開口部はタングステン９で埋設さ
れ、シリコン酸化膜２上面に設けられたアルミニウム・
シリコン合金４からなる上部配線層は開口部に埋設され
たタングステン９を介してシリコン基板ｌと電気的に接
続している。FIG. 3 shows a cross-sectional view of a semiconductor device in which tungsten is embedded in the opening described above. The opening provided in the silicon oxide film 2 on the silicon substrate 1 is filled with tungsten 9, and the opening provided in the silicon oxide film 2 on the silicon substrate 1 is filled with tungsten 9.
The upper wiring layer made of silicon alloy 4 is electrically connected to silicon substrate 1 via tungsten 9 buried in the opening.
この場合、開口部におけるシリコンの析出は起らないが
、タングステンの固有抵抗はアルミニウム・シリコン合
金に比べて高いため、開口部における接続抵抗が低くな
らないという問題がある。In this case, silicon does not precipitate at the opening, but since the specific resistance of tungsten is higher than that of an aluminum-silicon alloy, there is a problem that the connection resistance at the opening does not become low.
また、アルミニウム・シリコン合金４からなる上部配線
層と下部配線層となるシリコン基板１との間に電流が流
れるとき、この電流は必ず開口部に局所化しているアル
ミニウム・シリコン合金４とタングステン９との界面を
通過する。Furthermore, when a current flows between the upper wiring layer made of the aluminum-silicon alloy 4 and the silicon substrate 1, which is the lower wiring layer, this current always flows between the aluminum-silicon alloy 4 and the tungsten 9, which are localized in the opening. passes through the interface of
このとき、例えば、直流電流がアルミニウム・シリコン
合金４からシリコン基板１の方向に流れる場合、電子は
逆にシリコン基板１からアルミニウム・シリコン合金４
の方向に流れる。この電子の流れにより、アルミニウム
・シリコン合金４とタングステン９との界面において、
アルミニウム・シリコン合金４のみが移動（いわゆるエ
レクトロ・マイグレーション）し、ついには、アルミニ
ウム・シリコン合金４とタングステン９との界面で断線
してしまうという欠点がある。At this time, for example, when a direct current flows from the aluminum silicon alloy 4 to the silicon substrate 1, electrons flow from the silicon substrate 1 to the aluminum silicon alloy 4.
flows in the direction of Due to this electron flow, at the interface between aluminum silicon alloy 4 and tungsten 9,
There is a drawback that only the aluminum-silicon alloy 4 moves (so-called electromigration), and eventually the wire breaks at the interface between the aluminum-silicon alloy 4 and the tungsten 9.
本発明の半導体装置は、アルミニウム系金属からなる上
部配線層が絶縁膜に設けられた開口部により下部配線層
に接続する半導体装置において、開口部の側面、底面に
接して存在するアルミニウム系金属からなる上部配線層
および側面、底面をアルミニウム系金属からなる上部配
線層により覆われた高融点金属系導電性膜により、開口
部が埋設されている。The semiconductor device of the present invention is a semiconductor device in which an upper wiring layer made of an aluminum-based metal is connected to a lower wiring layer through an opening provided in an insulating film. The opening is filled with a refractory metal-based conductive film whose side surfaces and bottom surfaces are covered with an upper wiring layer made of an aluminum-based metal.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の第１の実施例の構造を実現するための
主要工程の断面図である。FIG. 1 is a sectional view of the main steps for realizing the structure of the first embodiment of the present invention.
まず、第１図（ａ）に示すように、素子が形成され、上
面が所望の開口部を有するシリコン酸化膜２により覆わ
れたシリコン基板１上に、モリブデンシリサイド３を０
．１μｍ程度、アルミニウム・シリコン合金４を１．０
μｍ程度の厚さに連続して堆積する。このとき、開口部
は、アルミニウム・シリコン合金４により完全には埋設
されない
次に、第１図（ｂ）に示すように、６弗化タングステン
と水素ガスを用いた減圧気相成長法により、開口部が完
全に埋め込まれ表面が平坦化されるまで、例えば１．０
μｍ程度、タングステン５を形成する。First, as shown in FIG. 1(a), molybdenum silicide 3 is deposited on a silicon substrate 1 on which an element is formed and whose upper surface is covered with a silicon oxide film 2 having a desired opening.
．． Approximately 1 μm, aluminum silicon alloy 4 1.0
It is deposited continuously to a thickness of about μm. At this time, the opening is not completely buried in the aluminum-silicon alloy 4. Next, as shown in FIG. For example, 1.0
Tungsten 5 is formed to a thickness of about μm.
次に、第１図（ｃ）に示すように、シリコン酸化膜２の
上面に存在するアルミニウム・シリコン合金４の表面が
露出するまで、タングステン５をエッチバックする。Next, as shown in FIG. 1(c), the tungsten 5 is etched back until the surface of the aluminum-silicon alloy 4 present on the upper surface of the silicon oxide film 2 is exposed.
その後、第１図（ｄ）に示すように、通常のフォトリソ
グラフィ技術およびドライエツチング技術を用い、アル
ミニウム・シリコン合金４とモリブデンシリサイド３を
所望の形状にパターニングし、上部配線層を形成し、第
１の実施例の構造を得る。Thereafter, as shown in FIG. 1(d), the aluminum-silicon alloy 4 and molybdenum silicide 3 are patterned into a desired shape using ordinary photolithography and dry etching techniques to form an upper wiring layer. The structure of Example 1 is obtained.
本実施例におけるモリブデンシリサイド３の膜厚は薄い
ため、開口部がタングステンのみにより充填されている
場合のように高い値の接続抵抗にはならない。Since the film thickness of the molybdenum silicide 3 in this embodiment is thin, the connection resistance does not become as high as in the case where the opening is filled only with tungsten.
また、モリブデンシリサイド３は開口部のみに存在する
のではなく、アルミニウム・シリコン合金４の全下面に
存在するため、エレクトロ・マイグレーションが開口部
に集中して発生することは避けられる。Moreover, since the molybdenum silicide 3 is present not only in the opening but on the entire lower surface of the aluminum-silicon alloy 4, electromigration can be prevented from occurring concentrated in the opening.
このモリブデンシリサイド３の存在により、゛アルミニ
ウム・シリコン合金４とシリコン基板１中のシリコンと
の合金化反応に基ずくシリコン析出は起らない。Due to the presence of this molybdenum silicide 3, silicon precipitation based on the alloying reaction between the aluminum-silicon alloy 4 and the silicon in the silicon substrate 1 does not occur.
さらに、本実施例では、アルミニウム・シリコン合金４
の全下面にモリブデンシリサイド３が存在するなめ、ス
トレス・マイグレーションによる断線も起りにくくなる
。Furthermore, in this example, aluminum-silicon alloy 4
Since molybdenum silicide 3 is present on the entire lower surface of the wire, disconnection due to stress migration is less likely to occur.
第２図は本発明の第２の実施例の構造を実現するための
主要工程の断面図である。FIG. 2 is a sectional view of the main steps for realizing the structure of the second embodiment of the present invention.
まず、第２図（ａ）に示すように、シリコン基板１上に
形成されたシリコン酸化膜２上にアルミニウム・シリコ
ン合金６による下部配線層を形成し、眉間絶縁膜７を堆
積する。続いて、眉間絶縁膜７にアルミニウム・シリコ
ン合金６に達する開口部を形成し、スパッタリング法に
よるアルミニウム・シリコン合金４を被着する。First, as shown in FIG. 2(a), a lower wiring layer of aluminum-silicon alloy 6 is formed on silicon oxide film 2 formed on silicon substrate 1, and glabellar insulating film 7 is deposited. Subsequently, an opening is formed in the glabella insulating film 7 to reach the aluminum-silicon alloy 6, and the aluminum-silicon alloy 4 is deposited by sputtering.
次に、第２図（ｂ）に示すように、６弗化タングステン
とシランガスを用いた減圧気相成長法により、開口部が
完全に埋め込まれ表面が平坦化されるまで、例えば１．
０μｍ程度、タングステンシリサイド８を形成する。Next, as shown in FIG. 2(b), for example 1.
Tungsten silicide 8 is formed to a thickness of approximately 0 μm.
次に、第２図（ｃ）に示すように、眉間絶縁膜７の上面
に存在するアルミニウム・シリコン合金４上のタングス
テンシリサイド８の膜厚が５０〜２００ｎｍ程度となる
まで、タングステンシリサイド８をエッチバックする。Next, as shown in FIG. 2(c), the tungsten silicide 8 is etched until the film thickness of the tungsten silicide 8 on the aluminum-silicon alloy 4 existing on the upper surface of the glabella insulating film 7 is about 50 to 200 nm. Back up.
その後、第２図（ｄ）に示すように、通常のフォトリン
グラフィ技術およびドライエツチング技術を用い、タン
グステンシリサイド８とアルミニウム・シリコン合金４
とを所望の形状にパターニングし、上部配線層を形成し
、第２の実施例の構造を得る。Thereafter, as shown in FIG. 2(d), tungsten silicide 8 and aluminum-silicon alloy 4 are etched using ordinary photolithography and dry etching techniques.
and is patterned into a desired shape to form an upper wiring layer to obtain the structure of the second embodiment.
本実施例では、アルミニウム・シリコン合金４上にタン
グステンシリサイド８が残されているため、ストレス・
マイグレーションによる断線は起りにくくなる。In this example, since the tungsten silicide 8 is left on the aluminum-silicon alloy 4, stress
Disconnection due to migration is less likely to occur.
なお、第１．第２の実施例におけるアルミニウム・シリ
コン合金４の代りにアルミニウム、アルミニウム・シリ
コン・銅合金であってもよく、タングステン５．タング
ステンシリサイド８の代りに他の高融点金属、高融点金
属シリサイド７高融点金属窒化物でもよい。In addition, 1. Aluminum, aluminum-silicon-copper alloy may be used instead of aluminum-silicon alloy 4 in the second embodiment, and tungsten 5. Instead of tungsten silicide 8, other high melting point metals, high melting point metal silicide 7, high melting point metal nitride may be used.
以上説明したように本発明は、アルミニウム系金属から
なる上部配線層が絶縁膜に設けられた開口部により下部
配線層に接続する半導体装置において、開口部の側面、
底面に接して存在するアルミニウム系金属からなる上部
配線層および側面。As explained above, the present invention provides a semiconductor device in which an upper wiring layer made of an aluminum-based metal is connected to a lower wiring layer through an opening provided in an insulating film.
Upper wiring layer and side surface made of aluminum-based metal that are in contact with the bottom surface.
底面をアルミニウム系金属からなる上部配線層により覆
われた高融点金属系導電性膜により開口部を埋設するこ
とにより、開口部における接続抵抗を従来の構造より低
くすることが可能となる。By burying the opening with a refractory metal-based conductive film whose bottom surface is covered with an upper wiring layer made of an aluminum-based metal, it is possible to lower the connection resistance at the opening than in the conventional structure.
また、高融点金属系導電性膜とアルミニウム系金属との
界面は存在するが、上部配線層と下部配線層との間に電
流が流れる場合、電流が必ず界面を横切るということが
無いため、従来のようなエレクトロ・マイグレーション
による開口部におけるアルミニウム系金属からなる上部
配線層の断線の発生は低下する。Furthermore, although there is an interface between the high-melting point metal-based conductive film and the aluminum-based metal, when a current flows between the upper wiring layer and the lower wiring layer, the current does not always cross the interface. The occurrence of disconnection in the upper wiring layer made of aluminum-based metal at the opening due to electromigration is reduced.
の構造を実現するための主要工程の断面図、第２図（ａ
）〜（ｄ）は本発明の第２の実施例の構造を実現するた
めの主要工程の断面図、第３図は従来技術の断面図であ
る。Figure 2 (a) is a cross-sectional view of the main steps to realize the structure of
) to (d) are sectional views of the main steps for realizing the structure of the second embodiment of the present invention, and FIG. 3 is a sectional view of the prior art.
１・・・シリコン基板、２・・・シリコン酸化膜、３・
・・モリブデンシリサイド、４．６・・・アルミニウム
・シリコン合金、５．９・・・タングステン、７・・・
層間絶縁膜、８タングステンシリサイド。1... Silicon substrate, 2... Silicon oxide film, 3.
... Molybdenum silicide, 4.6 ... Aluminum silicon alloy, 5.9 ... Tungsten, 7 ...
Interlayer insulation film, 8 tungsten silicide.
Claims (1)
られた開口部により下部配線層に接続する半導体装置に
おいて、前記開口部の側面、底面に接して存在する前記
アルミニウム系金属からなる上部配線層および側面、底
面を前記アルミニウム系金属からなる上部配線層により
覆われた高融点金属系導電性膜により、前記開口部が埋
設されていることを特徴とする半導体装置。In a semiconductor device in which an upper wiring layer made of an aluminum-based metal is connected to a lower wiring layer through an opening provided in an insulating film, the upper wiring layer made of the aluminum-based metal is present in contact with the side and bottom surfaces of the opening; A semiconductor device characterized in that the opening is buried in a refractory metal-based conductive film whose side surfaces and bottom surfaces are covered with an upper wiring layer made of the aluminum-based metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339626A JP3035945B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339626A JP3035945B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196632A true JPH03196632A (en) | 1991-08-28 |
| JP3035945B2 JP3035945B2 (en) | 2000-04-24 |
Family
ID=18329280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339626A Expired - Lifetime JP3035945B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3035945B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156631A (en) * | 1996-09-06 | 2000-12-05 | Nec Corporation | Method of manufacturing semiconductor device |
-
1989
- 1989-12-26 JP JP1339626A patent/JP3035945B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156631A (en) * | 1996-09-06 | 2000-12-05 | Nec Corporation | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3035945B2 (en) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016008A (en) | Integrated circuit interconnection employing tungsten/aluminum layers | |
| JP3729882B2 (en) | Aluminum contact formation method | |
| JPH03220751A (en) | Method of manufacturing inter-level contact and semiconductor structure | |
| JPH06105706B2 (en) | Semiconductor device | |
| JPH05160067A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04229618A (en) | Integrated circuit device contact and formation method thereof | |
| JPH09213794A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1012732A (en) | Method for manufacturing semiconductor device | |
| JP2616402B2 (en) | Method for manufacturing semiconductor device | |
| JPH03196632A (en) | Semiconductor device | |
| JP2897827B2 (en) | Multilayer wiring structure of semiconductor device | |
| JP3415387B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06236878A (en) | Metal wiring | |
| JP3111466B2 (en) | Method of manufacturing semiconductor device having plated wiring layer | |
| JPH09172017A (en) | Method for manufacturing semiconductor device | |
| JPS60193337A (en) | Manufacture of semiconductor device | |
| JP3249071B2 (en) | Method for manufacturing semiconductor device | |
| JPS6334954A (en) | Semiconductor device and manufacture thereof | |
| JP3337758B2 (en) | Method for manufacturing semiconductor device | |
| JPH03102819A (en) | Manufacture of semiconductor device | |
| JPS60186038A (en) | Semiconductor device | |
| JP2998454B2 (en) | Method for manufacturing semiconductor device | |
| JP2803188B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH1140516A (en) | Method for manufacturing semiconductor device | |
| JPH0629292A (en) | Semiconductor device and manufacture thereof |