JPH03196632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03196632A
JPH03196632A JP33962689A JP33962689A JPH03196632A JP H03196632 A JPH03196632 A JP H03196632A JP 33962689 A JP33962689 A JP 33962689A JP 33962689 A JP33962689 A JP 33962689A JP H03196632 A JPH03196632 A JP H03196632A
Authority
JP
Japan
Prior art keywords
aluminum
wiring layer
silicon
aperture
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33962689A
Other languages
English (en)
Other versions
JP3035945B2 (ja
Inventor
Yoshiaki Yamada
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1339626A priority Critical patent/JP3035945B2/ja
Publication of JPH03196632A publication Critical patent/JPH03196632A/ja
Application granted granted Critical
Publication of JP3035945B2 publication Critical patent/JP3035945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にアルミニウム系金属を
配線層に用いる半導体装置の開口部の構造に関する。
〔従来の技術〕
従来、この種の半導体装置は、半導体基板上に形成され
た絶縁膜に、素子あるいは下部配線層に達する開口部を
設けた後、アルミニウム系金属からなる上部配線層を形
成していた。下部配線層がシリコン基板あるいは多結晶
シリコンの場合、開口部におけるアルミニウム系金属と
下部配線層のシリコンとの間の合金化反応により上部配
線層と下部配線層との電気的接続を得ていたが、合金化
反応温度から温度が下降するに従って過飽和状態のシリ
コンが開口部に析出し、開口部における接続抵抗が上昇
し、時間の経過とともにさらに増大する傾向を有してい
た。また、上部配線層をアルミニウム系金属のみで形成
する場合、開口部における被覆性が不十分になることも
あるという問題もあった。
そのため、近年では、半導体基板上に形成された絶縁膜
に、素子あるいは下部配線層に達する開口部を設けた後
、減圧気相成長法により開口部内にタングステンを埋設
して平坦化し、その後、スバッタリング法によりアルミ
ニウム・シリコン合金を被着し、このアルミニウム・シ
リコン合金を所望の形状にバターニングして上部配線層
を形成していた。
〔発明が解決しようとする課題〕
上述した開口部にタングステンが埋設された半導体装置
の断面図を第3図に示す。シリコン基板1上のシリコン
酸化膜2に設けられた開口部はタングステン9で埋設さ
れ、シリコン酸化膜2上面に設けられたアルミニウム・
シリコン合金4からなる上部配線層は開口部に埋設され
たタングステン9を介してシリコン基板lと電気的に接
続している。
この場合、開口部におけるシリコンの析出は起らないが
、タングステンの固有抵抗はアルミニウム・シリコン合
金に比べて高いため、開口部における接続抵抗が低くな
らないという問題がある。
また、アルミニウム・シリコン合金4からなる上部配線
層と下部配線層となるシリコン基板1との間に電流が流
れるとき、この電流は必ず開口部に局所化しているアル
ミニウム・シリコン合金4とタングステン9との界面を
通過する。
このとき、例えば、直流電流がアルミニウム・シリコン
合金4からシリコン基板1の方向に流れる場合、電子は
逆にシリコン基板1からアルミニウム・シリコン合金4
の方向に流れる。この電子の流れにより、アルミニウム
・シリコン合金4とタングステン9との界面において、
アルミニウム・シリコン合金4のみが移動(いわゆるエ
レクトロ・マイグレーション)し、ついには、アルミニ
ウム・シリコン合金4とタングステン9との界面で断線
してしまうという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、アルミニウム系金属からなる上
部配線層が絶縁膜に設けられた開口部により下部配線層
に接続する半導体装置において、開口部の側面、底面に
接して存在するアルミニウム系金属からなる上部配線層
および側面、底面をアルミニウム系金属からなる上部配
線層により覆われた高融点金属系導電性膜により、開口
部が埋設されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の構造を実現するための
主要工程の断面図である。
まず、第1図(a)に示すように、素子が形成され、上
面が所望の開口部を有するシリコン酸化膜2により覆わ
れたシリコン基板1上に、モリブデンシリサイド3を0
.1μm程度、アルミニウム・シリコン合金4を1.0
μm程度の厚さに連続して堆積する。このとき、開口部
は、アルミニウム・シリコン合金4により完全には埋設
されない 次に、第1図(b)に示すように、6弗化タングステン
と水素ガスを用いた減圧気相成長法により、開口部が完
全に埋め込まれ表面が平坦化されるまで、例えば1.0
μm程度、タングステン5を形成する。
次に、第1図(c)に示すように、シリコン酸化膜2の
上面に存在するアルミニウム・シリコン合金4の表面が
露出するまで、タングステン5をエッチバックする。
その後、第1図(d)に示すように、通常のフォトリソ
グラフィ技術およびドライエツチング技術を用い、アル
ミニウム・シリコン合金4とモリブデンシリサイド3を
所望の形状にパターニングし、上部配線層を形成し、第
1の実施例の構造を得る。
本実施例におけるモリブデンシリサイド3の膜厚は薄い
ため、開口部がタングステンのみにより充填されている
場合のように高い値の接続抵抗にはならない。
また、モリブデンシリサイド3は開口部のみに存在する
のではなく、アルミニウム・シリコン合金4の全下面に
存在するため、エレクトロ・マイグレーションが開口部
に集中して発生することは避けられる。
このモリブデンシリサイド3の存在により、゛アルミニ
ウム・シリコン合金4とシリコン基板1中のシリコンと
の合金化反応に基ずくシリコン析出は起らない。
さらに、本実施例では、アルミニウム・シリコン合金4
の全下面にモリブデンシリサイド3が存在するなめ、ス
トレス・マイグレーションによる断線も起りにくくなる
第2図は本発明の第2の実施例の構造を実現するための
主要工程の断面図である。
まず、第2図(a)に示すように、シリコン基板1上に
形成されたシリコン酸化膜2上にアルミニウム・シリコ
ン合金6による下部配線層を形成し、眉間絶縁膜7を堆
積する。続いて、眉間絶縁膜7にアルミニウム・シリコ
ン合金6に達する開口部を形成し、スパッタリング法に
よるアルミニウム・シリコン合金4を被着する。
次に、第2図(b)に示すように、6弗化タングステン
とシランガスを用いた減圧気相成長法により、開口部が
完全に埋め込まれ表面が平坦化されるまで、例えば1.
0μm程度、タングステンシリサイド8を形成する。
次に、第2図(c)に示すように、眉間絶縁膜7の上面
に存在するアルミニウム・シリコン合金4上のタングス
テンシリサイド8の膜厚が50〜200nm程度となる
まで、タングステンシリサイド8をエッチバックする。
その後、第2図(d)に示すように、通常のフォトリン
グラフィ技術およびドライエツチング技術を用い、タン
グステンシリサイド8とアルミニウム・シリコン合金4
とを所望の形状にパターニングし、上部配線層を形成し
、第2の実施例の構造を得る。
本実施例では、アルミニウム・シリコン合金4上にタン
グステンシリサイド8が残されているため、ストレス・
マイグレーションによる断線は起りにくくなる。
なお、第1.第2の実施例におけるアルミニウム・シリ
コン合金4の代りにアルミニウム、アルミニウム・シリ
コン・銅合金であってもよく、タングステン5.タング
ステンシリサイド8の代りに他の高融点金属、高融点金
属シリサイド7高融点金属窒化物でもよい。
〔発明の効果〕
以上説明したように本発明は、アルミニウム系金属から
なる上部配線層が絶縁膜に設けられた開口部により下部
配線層に接続する半導体装置において、開口部の側面、
底面に接して存在するアルミニウム系金属からなる上部
配線層および側面。
底面をアルミニウム系金属からなる上部配線層により覆
われた高融点金属系導電性膜により開口部を埋設するこ
とにより、開口部における接続抵抗を従来の構造より低
くすることが可能となる。
また、高融点金属系導電性膜とアルミニウム系金属との
界面は存在するが、上部配線層と下部配線層との間に電
流が流れる場合、電流が必ず界面を横切るということが
無いため、従来のようなエレクトロ・マイグレーション
による開口部におけるアルミニウム系金属からなる上部
配線層の断線の発生は低下する。
の構造を実現するための主要工程の断面図、第2図(a
)〜(d)は本発明の第2の実施例の構造を実現するた
めの主要工程の断面図、第3図は従来技術の断面図であ
る。
1・・・シリコン基板、2・・・シリコン酸化膜、3・
・・モリブデンシリサイド、4.6・・・アルミニウム
・シリコン合金、5.9・・・タングステン、7・・・
層間絶縁膜、8タングステンシリサイド。

Claims (1)

    【特許請求の範囲】
  1. アルミニウム系金属からなる上部配線層が絶縁膜に設け
    られた開口部により下部配線層に接続する半導体装置に
    おいて、前記開口部の側面、底面に接して存在する前記
    アルミニウム系金属からなる上部配線層および側面、底
    面を前記アルミニウム系金属からなる上部配線層により
    覆われた高融点金属系導電性膜により、前記開口部が埋
    設されていることを特徴とする半導体装置。
JP1339626A 1989-12-26 1989-12-26 半導体装置 Expired - Lifetime JP3035945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1339626A JP3035945B2 (ja) 1989-12-26 1989-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1339626A JP3035945B2 (ja) 1989-12-26 1989-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH03196632A true JPH03196632A (ja) 1991-08-28
JP3035945B2 JP3035945B2 (ja) 2000-04-24

Family

ID=18329280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1339626A Expired - Lifetime JP3035945B2 (ja) 1989-12-26 1989-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JP3035945B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156631A (en) * 1996-09-06 2000-12-05 Nec Corporation Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156631A (en) * 1996-09-06 2000-12-05 Nec Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3035945B2 (ja) 2000-04-24

Similar Documents

Publication Publication Date Title
US6016008A (en) Integrated circuit interconnection employing tungsten/aluminum layers
JP3729882B2 (ja) アルミニウムコンタクト形成方法
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPH06105706B2 (ja) 半導体装置
JPH05160067A (ja) 半導体装置およびその製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPH09213794A (ja) 半導体装置およびその製造方法
JPH1012732A (ja) 半導体装置の製造方法
JP2616402B2 (ja) 半導体装置の製造方法
JPH03196632A (ja) 半導体装置
JP2897827B2 (ja) 半導体装置の多層配線構造
JP3415387B2 (ja) 半導体装置およびその製造方法
JPH06236878A (ja) 金属配線
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPH09172017A (ja) 半導体装置の製造方法
JPS60193337A (ja) 半導体装置の製造方法
JP3249071B2 (ja) 半導体装置の製造方法
JPS6334954A (ja) 半導体装置およびその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPH03102819A (ja) 半導体装置の製造方法
JPS60186038A (ja) 半導体装置
JP2998454B2 (ja) 半導体装置の製造方法
JP2803188B2 (ja) 半導体装置の製造方法および半導体装置
JPH1140516A (ja) 半導体装置の製造方法
JPH0629292A (ja) 半導体装置及びその製造方法