JPH03196695A - 多層薄膜回路基板の製造方法 - Google Patents
多層薄膜回路基板の製造方法Info
- Publication number
- JPH03196695A JPH03196695A JP33958389A JP33958389A JPH03196695A JP H03196695 A JPH03196695 A JP H03196695A JP 33958389 A JP33958389 A JP 33958389A JP 33958389 A JP33958389 A JP 33958389A JP H03196695 A JPH03196695 A JP H03196695A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- insulating layer
- wiring layer
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
各種電子機器の構成に広く使用される多層薄膜回路基板
の製造方法に関し、 各層の絶縁層と配線層の内部応力がバランスしてその回
路形成層が絶縁基体より剥離しない多層薄膜回路基板製
造方法の提供を目的とし、絶縁基体の回路形成面に一定
厚みの絶縁層と導体パターンを有する配線層とを順次形
成する多層薄膜回路基板の製造方法において、該導体パ
ターンと絶縁体を一定電圧以下のバイアススパッタ法で
形成して、上記絶縁層の収縮力と均衡した膨張力を有す
る該配線層を構成するか、または上記導体パターンを膨
張力の大きなめっき法で形成して、上記絶縁層の収縮力
と均衡した膨張力を有する配線層を形成する。
の製造方法に関し、 各層の絶縁層と配線層の内部応力がバランスしてその回
路形成層が絶縁基体より剥離しない多層薄膜回路基板製
造方法の提供を目的とし、絶縁基体の回路形成面に一定
厚みの絶縁層と導体パターンを有する配線層とを順次形
成する多層薄膜回路基板の製造方法において、該導体パ
ターンと絶縁体を一定電圧以下のバイアススパッタ法で
形成して、上記絶縁層の収縮力と均衡した膨張力を有す
る該配線層を構成するか、または上記導体パターンを膨
張力の大きなめっき法で形成して、上記絶縁層の収縮力
と均衡した膨張力を有する配線層を形成する。
ｒ産業上の利用分野〕
本発明は、各種電子機器の構成に広く使用される多層薄
膜回路基板の製造方法に関する。
膜回路基板の製造方法に関する。
最近、大型電算機あるいは通信機器等に使用される多層
薄膜回路基板は回路規模の増大と高速化の要求に伴い、
絶縁基体に形成される導体パターンは各層において微細
化と高密度化が行われるとともに多層化が必要となって
いる。そのため絶縁基体のパターン形成面側に一定厚み
の絶縁層と導体パターンををする配線層とを順次形成し
て積層している。しかし、絶縁層に用いられるポリイミ
ド樹脂が収縮方向の内部応力を有しているので積層され
た薄膜層が収縮しようとして絶縁基体の各側端面で境界
面剥離を起し易く、各層の絶縁層と配線層の内部応力が
バランスして薄膜層が収縮しない新しい多層薄膜回路基
板の製造方法が要求されている。
薄膜回路基板は回路規模の増大と高速化の要求に伴い、
絶縁基体に形成される導体パターンは各層において微細
化と高密度化が行われるとともに多層化が必要となって
いる。そのため絶縁基体のパターン形成面側に一定厚み
の絶縁層と導体パターンををする配線層とを順次形成し
て積層している。しかし、絶縁層に用いられるポリイミ
ド樹脂が収縮方向の内部応力を有しているので積層され
た薄膜層が収縮しようとして絶縁基体の各側端面で境界
面剥離を起し易く、各層の絶縁層と配線層の内部応力が
バランスして薄膜層が収縮しない新しい多層薄膜回路基
板の製造方法が要求されている。
［従来の技術］
従来の多層薄膜回路基板の製造方法は、第３図の側断面
図に示すように絶縁基体１０回路形成面側全体に約１０
〜４０μｍのポリイミド樹脂よりなる絶縁層２を形成し
、その上面に導体パターン３−１と絶縁体３−２よりな
る約５〜２０μｍの配線層３を設けて第一層が形成され
、このような絶縁層２と配線層３を順次重畳することに
より、絶縁基体ｌの主面側に多層の薄膜回路層が形成さ
れている。
図に示すように絶縁基体１０回路形成面側全体に約１０
〜４０μｍのポリイミド樹脂よりなる絶縁層２を形成し
、その上面に導体パターン３−１と絶縁体３−２よりな
る約５〜２０μｍの配線層３を設けて第一層が形成され
、このような絶縁層２と配線層３を順次重畳することに
より、絶縁基体ｌの主面側に多層の薄膜回路層が形成さ
れている。
［発明が解決しようとする課題〕
以上説明した従来の多層薄膜回路基板の製造方法で問題
となるのは、第４図に示すように絶縁基体１の回路形成
面側に積層された薄膜回路層のそれぞれ絶縁層２がポリ
イミド樹脂で形成され、そのポリイミド樹脂の収縮する
方向への内部応力を有しているので積層された薄膜回路
層が収縮する方向、即ち矢印六方向に作用し、その収縮
力により回路基板端面部の絶縁層２と絶縁基体ｌの境界
面で剥離を起こすという問題が生じている。
となるのは、第４図に示すように絶縁基体１の回路形成
面側に積層された薄膜回路層のそれぞれ絶縁層２がポリ
イミド樹脂で形成され、そのポリイミド樹脂の収縮する
方向への内部応力を有しているので積層された薄膜回路
層が収縮する方向、即ち矢印六方向に作用し、その収縮
力により回路基板端面部の絶縁層２と絶縁基体ｌの境界
面で剥離を起こすという問題が生じている。
本発明は上記のような問題点に鑑み、各層の絶縁層と配
線層の内部応力がバランスしてその回路形成層が絶縁基
体より剥離しない多層薄膜回路基板製造方法の提供を目
的とする。
線層の内部応力がバランスしてその回路形成層が絶縁基
体より剥離しない多層薄膜回路基板製造方法の提供を目
的とする。
（課題を解決するための手段〕
本発明は、第１図に示すように絶縁基体ｌの回路形成面
に一定厚みの絶縁層２と導体パターンを有する配線層１
３とを順次形成した多層薄膜回路基板において、４１体
パターン１３−１と絶縁体１３−２を一定電圧以下のバ
イアススパッタ法で形成して、上記絶縁層２の収縮力と
均衡した膨張力を有する該配線層Ｉ３を構成するか、ま
たは、上記導体パターン１３−１を膨張力の大きなめっ
き法で形成して、上記絶縁層２の収縮力と均衡した膨張
力を有する配線層１３を形成する。
に一定厚みの絶縁層２と導体パターンを有する配線層１
３とを順次形成した多層薄膜回路基板において、４１体
パターン１３−１と絶縁体１３−２を一定電圧以下のバ
イアススパッタ法で形成して、上記絶縁層２の収縮力と
均衡した膨張力を有する該配線層Ｉ３を構成するか、ま
たは、上記導体パターン１３−１を膨張力の大きなめっ
き法で形成して、上記絶縁層２の収縮力と均衡した膨張
力を有する配線層１３を形成する。
２には膨張方向の内部応力が発生して、各配線層１３は
第１図に示すように絶縁層２の収縮力と反対方向、即ち
矢印Ｂ方向の膨張力が発生して絶縁層２の収縮力と均衡
する。また前記導体パターン１３−１のみを同じく絶縁
層２の内部応力と反対方向の内部応力が発生するめっき
法で形成しても、各配線層１３は絶縁層２の収縮力が均
衡して薄膜回路形成部の内部応力が少なくなるため、積
層された絶縁層２と配線層１３で発生するそれぞれの力
がキャンセルされて絶縁基体からの剥離を防止すること
が可能となる。
第１図に示すように絶縁層２の収縮力と反対方向、即ち
矢印Ｂ方向の膨張力が発生して絶縁層２の収縮力と均衡
する。また前記導体パターン１３−１のみを同じく絶縁
層２の内部応力と反対方向の内部応力が発生するめっき
法で形成しても、各配線層１３は絶縁層２の収縮力が均
衡して薄膜回路形成部の内部応力が少なくなるため、積
層された絶縁層２と配線層１３で発生するそれぞれの力
がキャンセルされて絶縁基体からの剥離を防止すること
が可能となる。
本発明では、第１図に示すように各配線層１３間に形成
されたポリイミド樹脂よりなるそれぞれの絶縁層２は、
形成後に矢印Ａ方向の内部応力が発生して収縮するので
、配線層１３の導体パターン１３１と絶縁体１３−２を
第２図に示すような負の一定電圧を印加したバイアスス
パッタ法で形成することにより、形成された導体パター
ン１３−１と絶縁体１３〔実 施 例〕 以下図面に示した実施例に基づいて本発明の詳細な説明
する。
されたポリイミド樹脂よりなるそれぞれの絶縁層２は、
形成後に矢印Ａ方向の内部応力が発生して収縮するので
、配線層１３の導体パターン１３１と絶縁体１３−２を
第２図に示すような負の一定電圧を印加したバイアスス
パッタ法で形成することにより、形成された導体パター
ン１３−１と絶縁体１３〔実 施 例〕 以下図面に示した実施例に基づいて本発明の詳細な説明
する。
第１図は本発明を説明する側断面図を示し、図中におい
て、第３図と同一部材には同一記号が付しである。
て、第３図と同一部材には同一記号が付しである。
本発明の多層薄膜回路基板の製造方法は、絶縁基体１０
回路形成面側全体に被膜された約１０〜４０μｍのポリ
イミド樹脂よりなる絶縁層２の上面に、第２図に示すよ
うに負の一定電圧を印加したバイアススパッタ法により
、前記絶縁層２に発生する収縮応力と均衡する膨張応力
を備えた約５〜２０μｍの導体パターン１３−１と絶縁
体１３−２からなる配線層１３を形成し、このような絶
縁層２と配線層１３を順次重畳することにより絶縁基体
ｌの主面側に多層の薄膜回路層を形成している。
回路形成面側全体に被膜された約１０〜４０μｍのポリ
イミド樹脂よりなる絶縁層２の上面に、第２図に示すよ
うに負の一定電圧を印加したバイアススパッタ法により
、前記絶縁層２に発生する収縮応力と均衡する膨張応力
を備えた約５〜２０μｍの導体パターン１３−１と絶縁
体１３−２からなる配線層１３を形成し、このような絶
縁層２と配線層１３を順次重畳することにより絶縁基体
ｌの主面側に多層の薄膜回路層を形成している。
また、めっきの諸条件１例えば液濃度、電流密度、めっ
き温度、添加物等を調整して、配線層の前記導体パター
ン１３−１を銅めっきにより形成することにより、絶縁
層２の内部応力と反対方向の内部応力が発生する配線層
１３を形成する。
き温度、添加物等を調整して、配線層の前記導体パター
ン１３−１を銅めっきにより形成することにより、絶縁
層２の内部応力と反対方向の内部応力が発生する配線層
１３を形成する。
その結果、第１図に示すように積層された絶縁層２と配
線層１３がそれぞれ相反して均衡する内部応力を有して
いるので、その内部応力が互いキャンセルされて薄膜回
路形成部の内部応力が少な（なるため、絶縁基体１より
薄膜回路形成部の剥離を防止することができる。
線層１３がそれぞれ相反して均衡する内部応力を有して
いるので、その内部応力が互いキャンセルされて薄膜回
路形成部の内部応力が少な（なるため、絶縁基体１より
薄膜回路形成部の剥離を防止することができる。
［発明の効果］
以上の説明から明らかなように本発明によれば極めて簡
単な製造方法で、絶縁層と配線層の内部応力が均衡する
ことにより薄膜回路形成部の内部応力が少なくなって絶
縁基体１からの剥離を防止することができる等の利点が
あり、著しい信頼性向上の効果が期待できる多層薄膜回
路基板の製造方法を提供することができる。
単な製造方法で、絶縁層と配線層の内部応力が均衡する
ことにより薄膜回路形成部の内部応力が少なくなって絶
縁基体１からの剥離を防止することができる等の利点が
あり、著しい信頼性向上の効果が期待できる多層薄膜回
路基板の製造方法を提供することができる。
第１図は本発明の詳細な説明する側断面図、第２図は作
用を説明する図、 第３図は多層薄膜回路基板を示す側断面図、第４図は課
題を示す側断面図である。 図において、 １は絶縁基体、 ２は絶縁層、１３は配線層、 １３−１は導体パターン、 １３−２は絶縁体、−一う
Ａ Ａ← 第２図 １）−Ｔ、１’＋’°Ｊ’ｌ’Ｔ６［臣コ第４図
用を説明する図、 第３図は多層薄膜回路基板を示す側断面図、第４図は課
題を示す側断面図である。 図において、 １は絶縁基体、 ２は絶縁層、１３は配線層、 １３−１は導体パターン、 １３−２は絶縁体、−一う
Ａ Ａ← 第２図 １）−Ｔ、１’＋’°Ｊ’ｌ’Ｔ６［臣コ第４図
Claims (2)
- （１）絶縁基体（１）の回路形成面に一定厚みの絶縁層
（２）と導体パターンを有する配線層（１３）とを順次
形成する多層薄膜回路基板の製造方法において、 該導体パターン（１３−１）と絶縁体（１３−２）を一
定電圧以下のバイアススパッタ法で形成して、上記絶縁
層（２）の収縮力と均衡した膨張力を有する該配線層（
１３）を構成することを特徴とする多層薄膜回路基板の
製造方法。 - （２）上記１体パターン（１３−１）を膨張力の大きな
めっき法で形成して、上記絶縁層（２）の収縮力と均衡
した膨張力を有する配線層（１３）を形成したことを特
徴とする第１項記載の多層薄膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33958389A JPH03196695A (ja) | 1989-12-26 | 1989-12-26 | 多層薄膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33958389A JPH03196695A (ja) | 1989-12-26 | 1989-12-26 | 多層薄膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196695A true JPH03196695A (ja) | 1991-08-28 |
Family
ID=18328847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33958389A Pending JPH03196695A (ja) | 1989-12-26 | 1989-12-26 | 多層薄膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196695A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101111367B1 (ko) * | 2003-12-22 | 2012-02-24 | 닛토덴코 가부시키가이샤 | 배선 회로 기판 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176196A (ja) * | 1985-01-31 | 1986-08-07 | 株式会社日立製作所 | モジユ−ル用配線基板 |
| JPS63307797A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 多層配線基板およびその製造方法 |
-
1989
- 1989-12-26 JP JP33958389A patent/JPH03196695A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176196A (ja) * | 1985-01-31 | 1986-08-07 | 株式会社日立製作所 | モジユ−ル用配線基板 |
| JPS63307797A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 多層配線基板およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101111367B1 (ko) * | 2003-12-22 | 2012-02-24 | 닛토덴코 가부시키가이샤 | 배선 회로 기판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2160501C (en) | Laminar stackable circuit board structure and manufacture | |
| US6098282A (en) | Laminar stackable circuit board structure with capacitor | |
| US6586682B2 (en) | Printed wiring board with controlled line impedance | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| GB2097998A (en) | Mounting of integrated circuits | |
| US5861322A (en) | Process for manufacturing an interconnection substrate to connect a chip onto a reception substrate | |
| US5298114A (en) | Thin film circuit substrate and process for the manufacture thereof | |
| TW202406063A (zh) | 封裝基板之製法 | |
| EP0713358A2 (en) | Circuit board | |
| JPH03196695A (ja) | 多層薄膜回路基板の製造方法 | |
| US20210378092A1 (en) | Carrier board structure with an increased core-layer trace area and method for manufacturing same | |
| JPH0754874B2 (ja) | 多層プリント配線板 | |
| JPH07106771A (ja) | 多層プリント基板の配線構造 | |
| US12599003B2 (en) | Manufacturing method of package substrate | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JP2551223B2 (ja) | 有機樹脂多層配線基板 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| JPH01233792A (ja) | 薄膜基板の導電媒体部形成方法 | |
| JPH06283835A (ja) | 回路基板およびその製造方法 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
| JPH04132293A (ja) | ポリイミド樹脂多層配線基板 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 |