JPH01233792A - 薄膜基板の導電媒体部形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 薄膜型のセラミック多Ｎ基板の導電媒体部形成方法に関
し、 薄膜の微細化を保ち、ＶＩＡ　（導電媒体部）面の凹凸
を防いで信頼性を高めることを目的とし、基板上に導体
層を形成する工程と、その工程以前に導電媒体部を形成
する予定位置に導体でなるスタンドを予め形成する工程
と、それら導体層及び導電媒体部をポリイミドでコーテ
ィングする工程とポリイミド面の平滑化及びエツチング
により前記スタンドの面とポリイミドの面とをほぼ同一
面にする工程とを有するように構成する。

〔産業上の利用分野〕

本発明は、薄膜型のセラミック多層基板の厚電媒体部形
成方法に関する。

コンピュータの内部等で使用されるセラミック多層基板
には、厚膜型と薄膜型とがある。厚膜型はグリーンシー
トにペーストを印刷し、それらを積層して焼成したもの
で、基板の堅牢性に勝れているが、回路の微細化と処理
速度に不満が残り、里方、薄膜型はポリイミドを絶縁層
にして多層化を図ったもので、ポリイミドの誘電性が高
いことやプロセス上もスパッタ等で微細化が容易である
など高速化の面で優れている。、 汎用コンピュータの性能向上のためには、クロックサイ
クルの短縮が必要であり、この意味で、ＬＳＩ間の遅延
時間を最小にする高密度実装技術の重要性は増すばかり
である。その実現に有力な手段の１つとして、セラミッ
ク基板をベースにした実装方式があり、特に微細配線を
可能とする薄膜型の配線基板が注目されている。

〔従来の技術〕

薄膜基板の製造に際しては、基板の上下両面を電気的に
導通させる導電媒体部（以下、ＶＩＡと呼称する）の形
成が重要かつ微妙な課題を抱えている。

第２図は、従来のセラミック薄膜基板のＶＩＡ形成方法
の一例を示す工程図である。プロセスは、まず同図（ａ
）に示す如く、ベースセラミック基＃１ｉ２１にｔｒＩ
２２のスパッタメッキが行われ、次に図（ｂ）に示す如
（、所定部分２３ヘエツチングされたのち、図（ｃ）に
示す如く、全面にポリイミド２４がコーティングされる
。続いて図（ｄ）に示す如く、ポリイミド層２４の所定
部分２５ヘエツチングされる。このエツチングは、感光
性の方法でもよいし、ドライ又はウェットで化学的に行
ってもよい。特に、インピーダンスの整合などでポリイ
ミドの厚さを増したい場合には、−度に露光することが
不可能なため、ＩＯμ程度で２〜３回に分けたポリイミ
ドの塗布を行い、図（ｅ）に示す如く、更に銅２６のス
パッタコーティングを行い、図＜ｆ＞に示す如く、所定
部分２７へのエツチングを行って、これらを繰返すこと
により第３図に示す断面図の如き製品を得る。

〔発明が解決しようとする課題〕

しかしながら、上記従来の形成方法では、上下の配線を
接続するためのＶＩＡ部の表面に凹凸が形成される。特
に基板の特性インピーダンス整合の必要性からポリイミ
ドの厚さを厚くしたい場合には、ポリイミドのエツチン
グやスパッタによる銅の回り込みが不十分になり、ＶＩ
Ａ形成が困難になる。ＶＩＡの径寸法が各層同一では、
ずれた場合に電気的導通が得られなくなるので、第３図
に示す如く、１層目のポリイミド層３１におけるＶＩＡ
の直径ｄｉが例えば５０μであれば、２層目のポリイミ
ド層３２におけるＶＩＡの直径ｄ２は８０μであり、３
層目の直径は１００μであるという具合に大きくなり、
薄膜の利点である微細化は失われ、面の凹凸も激しくな
り、多層焼付けに限度を生じる。工程も増し、またＶＩ
Ａ部分の段差が大きくなって、ＶＩＡのコーナ部分の銅
に応力が集中し易く、クランク発生の恐れが大きくなる
。

本発明は、このような問題を解決して、薄膜の微細化を
保ち、ＶＩＡ面の凹凸を防いで偉績性を高めた薄膜基板
のＶＩＡ形成方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明において、上記の課題を解決し、目的を達成する
ための手段は、積層された複数の導体層とそれら導体層
の層間を電気的に接続する導電媒体部とを備えて形成さ
れる薄膜基板の導電媒体部形成方法において、基板上に
導体層を形成する工程と、その工程以前に導電媒体部を
形成する予定位置に導体で成るスタットを予め形成する
工程と、それら導体層及び導電媒体部をポリイミドでコ
ーティングする工程と、ポリイミド面の平滑化及びエツ
チングにより前記スタットの面とポリイミドの面とをほ
ぼ同一面にする工程とを有する薄膜基板の導電媒体部形
成方法によるものとする。

〔作　用〕

ポリイミドの厚さを厚くしたい場合に、従来の方法は複
数回に分けてポリイミドをスピンコードし、′各層を別
々にスパッタしていたが、本発明では、下方の導体層を
形成する際に、次の導体層との電気的接続を得るＶＩＡ
部分を予めスタット状に形成しておくものである。

〔実施例〕

以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明の一実施例の工程図である。

同図において、薄膜基板の形成は図０〜図■の順で行わ
れる。

■基板１上に銅２をスパッタメツキする。

■パッド位置にエツチングレジストとしての機能を備え
たレジストメタル３を形成する。

■スタットメツキ用に、メツキレジスト４を塗布する。

■銅スタツド５を形成し、銅及びレジストメタル上にメ
ツキ６を行う（この部分がＶＩＡとなる。）。

■銅２をエツチングする。

■ポリイミド７をコートする。

■プレス等により、表面を平滑化する。

■エツチングにより、ポリイミド７の面と銅スタンド５
の面がほぼ同一面上になるようにする。

このように、本実施例によれば、スタットの形で予めＶ
ＩＡが形成されているので、導体層毎にずれる恐れもな
く、またＶＩＡ頂面の形成は１回だけで、これに対応さ
せてポリイミドの平滑化を行うことができるので、凹凸
面の少ない高品質の基板を形成することができる。

上記のプロセスは、あくまで本発明の一実施例であって
、これに限定されるものではない。

また、メタル形成は、各メタル間やポリイミドとの密着
強度を保証するため実際には複雑であるが、上記の説明
では概念のみを示しである。

〔発明の効果〕

以上、説明したとおり、本発明によれば、薄膜の微細化
を保ち、ＶＩＡ面の凹凸を防いで信頼性を高めた薄膜基
板のＶＩＡ形成方法を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の工程図、 第２図は従来例の工程図、 第３図は従来例の製品の断面図である。 １；基板、 ２；銅、 ３；レジストメタル、 ４：メンキレジスト、 ５；銅スタンド、 ６；メツキ、 ７；ポリイミド。 代理人　弁理士　　井　桁　貞　−（代表者）（ａ）　
　　　　　　　　　（ｂ）　　　　　　　　　　（ｃ）
（ｄ）　　　　　　　　　　（ｅ）　　　　　　　　　
　（ｆ）健釆例の工程図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 積層された複数の導体層とそれら導体層の層間を電気的
   に接続する導電媒体部とを備えて形成される薄膜基板の
   導電媒体部形成方法において、基板（１）上に導体層を
   形成する工程と、 その工程以前に導電媒体部を形成する予定位置に導体で
   成るスタット（５）を予め形成する工程と、 それら導体層及び導電媒体部をポリイミド（７）でコー
   ティングする工程と、 ポリイミド（７）面の平滑化及びエッチングにより前記
   スタット（５）の面とポリイミド（７）の面とをほぼ同
   一面にする工程とを有することを特徴とする薄膜基板の
   導電媒体部形成方法。