JPH03197874A - 周波数検出装置 - Google Patents
周波数検出装置Info
- Publication number
- JPH03197874A JPH03197874A JP1337122A JP33712289A JPH03197874A JP H03197874 A JPH03197874 A JP H03197874A JP 1337122 A JP1337122 A JP 1337122A JP 33712289 A JP33712289 A JP 33712289A JP H03197874 A JPH03197874 A JP H03197874A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- counter
- cldck
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一定の検出感度で周波数を検出する周波数検出
装置に関する。
装置に関する。
従来の技術
モータの制御において、モータの回転周波数を検出して
、モータの回転速度を制御する制御量を決定する。
、モータの回転速度を制御する制御量を決定する。
このために、周波数の検出を行なう必要がある。
第２図は、この様な周波数検出に従来から用いられてい
る回路の一例のブロック図である。第２図において、１
はカウンター ２はリミッタ−３はカウンターが上限値
になった時、基準クロック入力にゲートをかけるための
クロック制限回路、４は基準クロック入力端子、５はカ
ウント値を外部へ出力するラッチ、６は信号入力端子で
ある。基準クロック入力端子４から入力された基準クロ
ックによって、信号入力端子６より入力された入力信号
のパルス幅をカウンター１でカウントアツプする。カウ
ント値が最大になると、リミッタ−２の出力がＬになり
、クロック制限回路３により基準クロック入力にゲート
がかかる。この結果、カウンター１でカウントアツプで
きるパルス幅を超えるパルス幅の入力信号の時は、カウ
ンターの最大値、カウンター１でカウントできるパルス
幅の時は、そのカウント値がラッチ５より出力される。
る回路の一例のブロック図である。第２図において、１
はカウンター ２はリミッタ−３はカウンターが上限値
になった時、基準クロック入力にゲートをかけるための
クロック制限回路、４は基準クロック入力端子、５はカ
ウント値を外部へ出力するラッチ、６は信号入力端子で
ある。基準クロック入力端子４から入力された基準クロ
ックによって、信号入力端子６より入力された入力信号
のパルス幅をカウンター１でカウントアツプする。カウ
ント値が最大になると、リミッタ−２の出力がＬになり
、クロック制限回路３により基準クロック入力にゲート
がかかる。この結果、カウンター１でカウントアツプで
きるパルス幅を超えるパルス幅の入力信号の時は、カウ
ンターの最大値、カウンター１でカウントできるパルス
幅の時は、そのカウント値がラッチ５より出力される。
発明が解決しようとする課題
しかしながら、上記従来の構成ではモーターの回転数を
２倍にする２倍速モードにおいて、以下の様な欠点があ
った。
２倍にする２倍速モードにおいて、以下の様な欠点があ
った。
基準クロック周波数をｆＭｃｘｓ入力信号周波数をｆ
ＣＬＤＣＫとする。また基準クロック周期をＴ ＭＣＫ
＝ １ ／ ｆ Ｍｌｌ、入力信号周期をＴ １ｃＬＤ
ｃＫ＝ １ ／ｆ ＣＬＤＣＫとする。カウンター１の
最大カウント値はｆ ＣＬＤＣＫ／ ｆ ＭＣにとする
。信号入力端子６より入力される入力信号を基準クロッ
クでカウントすると、Ｔ ＣＬＤＣＫ／ Ｔ ＭＣＫ％
すなわちｆ ＭＣＫ／ ｆ ＣＬＤＣＫまでカウントア
ツプする。２ ｆ ｃＬｏｃＫ−ｆ ＣＬＤＣＫ ＝ｆ
ＣＬＤＣＫの周波数の差を（ｆ ＭＣＫ ／ ｆ Ｃ
ＬＤＣＫ ）（ｆＭｃＫ／ ２ ｆ ＣＬＤＣＫ） ＝
（ｆＭｃＫ／ ２ ｆ ＣＬＤＣＫ）のカウント値で
検出した事になる。すなわち、カウンターの１カウント
で、ｆ ＣＬＤＣＫ ／ （ｆ ＭＣＫ ／２ｆ ｃｔ
ｏｃに） ＝ ２ ｆ ＣＬＤＣＫ２の／ｆＭｃにの周
波数の差を検出できる事になる。一方、２倍速モード時
、基準クロック周波数と入力信号周波数は共に２倍にな
る。通常モード時の２倍の周波数２ ｆ ＣＬＤＣＫか
ら４ ｆ ＣＬＤＣＫの入力信号が入ると、その周波数
の差２ ｆ ＣＬＤＣＫをＳ（２ｆＭｃに／ ２ ｆｃ
ＬｏｃＫ）（２ｆＭｃＫ／ ４ ｆｃｔｏｃｉ＋） ＝
（ｆＭｃＫ／ ２ ｆｃｔｏｃＫ）のカウント値で検
出できることになる。すなわち、カウンターの１カウン
トで２ ｆ ＣＬＩ）ＣＫ／ （ｆ ＭＣＫ／２ ｆ
ｃＬｏｃＫ） ＝ ４ ｆ ＣＬＤＣＫ２／ ｆ ＭＣ
Ｋの周波数の差を検出する事になる。通常モード時、１
カウントで検出できる周波数の差は２ｆ ｃｔｏｃに２
／ｆＭｃにであるので、２倍速モード時検出できる周波
数の差は通常モード時の２倍である。つまり２倍速モー
ド時の検出感度は、通常モード時の半分になる。
ＣＬＤＣＫとする。また基準クロック周期をＴ ＭＣＫ
＝ １ ／ ｆ Ｍｌｌ、入力信号周期をＴ １ｃＬＤ
ｃＫ＝ １ ／ｆ ＣＬＤＣＫとする。カウンター１の
最大カウント値はｆ ＣＬＤＣＫ／ ｆ ＭＣにとする
。信号入力端子６より入力される入力信号を基準クロッ
クでカウントすると、Ｔ ＣＬＤＣＫ／ Ｔ ＭＣＫ％
すなわちｆ ＭＣＫ／ ｆ ＣＬＤＣＫまでカウントア
ツプする。２ ｆ ｃＬｏｃＫ−ｆ ＣＬＤＣＫ ＝ｆ
ＣＬＤＣＫの周波数の差を（ｆ ＭＣＫ ／ ｆ Ｃ
ＬＤＣＫ ）（ｆＭｃＫ／ ２ ｆ ＣＬＤＣＫ） ＝
（ｆＭｃＫ／ ２ ｆ ＣＬＤＣＫ）のカウント値で
検出した事になる。すなわち、カウンターの１カウント
で、ｆ ＣＬＤＣＫ ／ （ｆ ＭＣＫ ／２ｆ ｃｔ
ｏｃに） ＝ ２ ｆ ＣＬＤＣＫ２の／ｆＭｃにの周
波数の差を検出できる事になる。一方、２倍速モード時
、基準クロック周波数と入力信号周波数は共に２倍にな
る。通常モード時の２倍の周波数２ ｆ ＣＬＤＣＫか
ら４ ｆ ＣＬＤＣＫの入力信号が入ると、その周波数
の差２ ｆ ＣＬＤＣＫをＳ（２ｆＭｃに／ ２ ｆｃ
ＬｏｃＫ）（２ｆＭｃＫ／ ４ ｆｃｔｏｃｉ＋） ＝
（ｆＭｃＫ／ ２ ｆｃｔｏｃＫ）のカウント値で検
出できることになる。すなわち、カウンターの１カウン
トで２ ｆ ＣＬＩ）ＣＫ／ （ｆ ＭＣＫ／２ ｆ
ｃＬｏｃＫ） ＝ ４ ｆ ＣＬＤＣＫ２／ ｆ ＭＣ
Ｋの周波数の差を検出する事になる。通常モード時、１
カウントで検出できる周波数の差は２ｆ ｃｔｏｃに２
／ｆＭｃにであるので、２倍速モード時検出できる周波
数の差は通常モード時の２倍である。つまり２倍速モー
ド時の検出感度は、通常モード時の半分になる。
本発明は上記問題点を解決するもので、２倍速モード時
にも、通常モード時と同じ感度で周波数を検出できる、
周波数検出装置を提供するものである。
にも、通常モード時と同じ感度で周波数を検出できる、
周波数検出装置を提供するものである。
課題を解決するための手段
この目的を達成するために、本発明の周波数検出装置は
、基準クロックと、カウンターの上限で基準クロックに
ゲートをかけるリミッタ−を通常モード時と、２倍速モ
ード時で切替える構成を有している。
、基準クロックと、カウンターの上限で基準クロックに
ゲートをかけるリミッタ−を通常モード時と、２倍速モ
ード時で切替える構成を有している。
作用
この構成により、通常モード時と、２倍速モード時の周
波数差の検出感度を一定にする事ができる。
波数差の検出感度を一定にする事ができる。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。
する。
第１図は本発明の一実施例のブロック図である。第１図
において、７はカウンター ８はカウンター７の上限を
決めるリミッタ−回路、９は入力信号周波数によりリミ
ッタ−回路を切替えるリミッタ−選択回路、１０はカウ
ンター７の出力が上限になった時、カウンターの基準ク
ロック入力にゲートをかけるためのクロック制限回路、
１１は基準クロック入力端子、１２は２倍速モード時の
基準クロック入力端子、１３は入力信号周波数により基
準クロックを切替えるクロック選択回路、１４はカウン
ターの出力を外部へ出力するためのラッチ、１５は信号
入力端子である。
において、７はカウンター ８はカウンター７の上限を
決めるリミッタ−回路、９は入力信号周波数によりリミ
ッタ−回路を切替えるリミッタ−選択回路、１０はカウ
ンター７の出力が上限になった時、カウンターの基準ク
ロック入力にゲートをかけるためのクロック制限回路、
１１は基準クロック入力端子、１２は２倍速モード時の
基準クロック入力端子、１３は入力信号周波数により基
準クロックを切替えるクロック選択回路、１４はカウン
ターの出力を外部へ出力するためのラッチ、１５は信号
入力端子である。
以上の様に構成された周波数検出装置について、以下そ
の動作を説明する。
の動作を説明する。
通常モード時、基準クロック入力端子１１が、クロック
選択端子１３により選択され、基準クロックｆ ＭＣＫ
が入力されるとする。また、カウンター７の上限はリミ
ッタ−選択回路９により、ｆ ＭＣＫ／ ｆ ＣＬＤＣ
にになっているとする。今、周波数２ｆ ＣＬＤＣにの
信号が信号入力端子１５より入力されると、カウンター
７はｆＭｃに／ ２ ｆ ＣＬＤＣＫまでカウントアツ
プする。また周波数ｆ ＣＬＤＣＫの信号が入力される
と、ｆ ＭＣＫ／ ｆ ＣＬＤＣＫまでカウントアツプ
する。つまり、２ ｆ ＣＬＤＣＫ ｆ ＣＬＤＣＫ
＝ ｆ ＣＬＤＣＫの周波数差をカウント値（ｆＭｃに
／ ｆ ＣＬＤＣＫ ）ＣｆＭｃｘ ／２ ｆｃ＋Ｄｃ
ｘ ） ＝ ｆＭｃｘ ／ ２ ｆｃｔｏｃＫで検出し
た事になる。これは１カウントあたり、２ ｆ ＣＬＤ
ＣＫ２／ ｆ ＭＣＫの周波数の差を検出できるという
事である。２倍速モード時、基準クロック入力端子１２
がクロック選択回路９により選択され、基準クロック４
ｆＭｃにが入力されるとする。
選択端子１３により選択され、基準クロックｆ ＭＣＫ
が入力されるとする。また、カウンター７の上限はリミ
ッタ−選択回路９により、ｆ ＭＣＫ／ ｆ ＣＬＤＣ
にになっているとする。今、周波数２ｆ ＣＬＤＣにの
信号が信号入力端子１５より入力されると、カウンター
７はｆＭｃに／ ２ ｆ ＣＬＤＣＫまでカウントアツ
プする。また周波数ｆ ＣＬＤＣＫの信号が入力される
と、ｆ ＭＣＫ／ ｆ ＣＬＤＣＫまでカウントアツプ
する。つまり、２ ｆ ＣＬＤＣＫ ｆ ＣＬＤＣＫ
＝ ｆ ＣＬＤＣＫの周波数差をカウント値（ｆＭｃに
／ ｆ ＣＬＤＣＫ ）ＣｆＭｃｘ ／２ ｆｃ＋Ｄｃ
ｘ ） ＝ ｆＭｃｘ ／ ２ ｆｃｔｏｃＫで検出し
た事になる。これは１カウントあたり、２ ｆ ＣＬＤ
ＣＫ２／ ｆ ＭＣＫの周波数の差を検出できるという
事である。２倍速モード時、基準クロック入力端子１２
がクロック選択回路９により選択され、基準クロック４
ｆＭｃにが入力されるとする。
また、カウンターでの上限はリミッタ−選択回路９によ
り２ ｆ ＭＣＫ／ ｆ ｃＬｏｃＫになっているとす
る。
り２ ｆ ＭＣＫ／ ｆ ｃＬｏｃＫになっているとす
る。
通常モード時の２倍の周波数４ ｆ ＣＬＤＣＫの入力
信号が入力されると、カウンター７は４ｆＭＣに／４ｆ
ＣＬＤＣＫまでカウントアツプする。また、周波数２
ｆ ＣＬＤＣにの入力信号が入ると、カウンター７は
４ ｆ ＭＣＫ／ ２ ｆ ＣＬＤＣにまでカウントア
ツプする。つまり、４ ｆ ＣＬＤＣＫ−２ｆ ＣＬＩ
）ＣＫ＝ ２ ｆ ＣＬＤＣＫの周波数の差を（４ｆＭ
ｃに／２ｆｃｔｃ＋ｃＫ） （４ｆＭｃＫ／４ ｆ
ＣＬＤＣＫ） ＝ ４ ｆ ＭＣＫ／ ４ ｆ ＣＬ
ＤＣＫのカウント値で検出した事になる。これは、１カ
ウントあたり２ ｆ ＣＬＤＣＫ／（４ｆ ＭＣＫ／
４ ｆ ＣＬＯＣＫ） ＝ ２ ｆｃｔｏｃｘ２／ｆＭ
ｃＫの周波数の差を検出した事になり、通常モードと同
じ感度になっている。
信号が入力されると、カウンター７は４ｆＭＣに／４ｆ
ＣＬＤＣＫまでカウントアツプする。また、周波数２
ｆ ＣＬＤＣにの入力信号が入ると、カウンター７は
４ ｆ ＭＣＫ／ ２ ｆ ＣＬＤＣにまでカウントア
ツプする。つまり、４ ｆ ＣＬＤＣＫ−２ｆ ＣＬＩ
）ＣＫ＝ ２ ｆ ＣＬＤＣＫの周波数の差を（４ｆＭ
ｃに／２ｆｃｔｃ＋ｃＫ） （４ｆＭｃＫ／４ ｆ
ＣＬＤＣＫ） ＝ ４ ｆ ＭＣＫ／ ４ ｆ ＣＬ
ＤＣＫのカウント値で検出した事になる。これは、１カ
ウントあたり２ ｆ ＣＬＤＣＫ／（４ｆ ＭＣＫ／
４ ｆ ＣＬＯＣＫ） ＝ ２ ｆｃｔｏｃｘ２／ｆＭ
ｃＫの周波数の差を検出した事になり、通常モードと同
じ感度になっている。
この動作について、−例を示す。通常モード時、クロッ
ク選択回路１３により基準クロック入力端子１１が選択
され、基準クロックＩ Ｍ Ｈｚが入力されるとする。
ク選択回路１３により基準クロック入力端子１１が選択
され、基準クロックＩ Ｍ Ｈｚが入力されるとする。
また、リミッタ−選択回路９によりカウンター７の上限
値を１０００とする。
値を１０００とする。
今、信号入力端子１５より２ＫＨｚの信号が入力される
と、カウンター７のカウント値は５００である。次にＩ
Ｋ）Ｉｚの信号が入力されると、カウント値は１０００
である。この時、２ＫＨ２とＩＫＨｚの入力信号周波数
の差ＩＫＨｚをカウンター７０カウント値の差１０００
−５００＝５００で検出した事になるから、カウント値
１あたりで検出できる周波数の差はＩ Ｋ Ｈｚ ／
５００ ＝ ２ Ｈｚである。２倍速モード時、クロッ
ク選択回路１３により基準クロック選択端子１２が選択
され通常モード時の４倍の周波数４ Ｍ Ｈｚの基準ク
ロックが入力される。
と、カウンター７のカウント値は５００である。次にＩ
Ｋ）Ｉｚの信号が入力されると、カウント値は１０００
である。この時、２ＫＨ２とＩＫＨｚの入力信号周波数
の差ＩＫＨｚをカウンター７０カウント値の差１０００
−５００＝５００で検出した事になるから、カウント値
１あたりで検出できる周波数の差はＩ Ｋ Ｈｚ ／
５００ ＝ ２ Ｈｚである。２倍速モード時、クロッ
ク選択回路１３により基準クロック選択端子１２が選択
され通常モード時の４倍の周波数４ Ｍ Ｈｚの基準ク
ロックが入力される。
また、リミッタ−選択回路９により、カウンター７の上
限値を２０００とする。入力信号周波数は通常の２倍に
なっている。信号入力端子１５より４ＫＩ（ｚの信号が
入力されるとカウンター７のカウント値は１０００にな
る。次に２ＫＨ２の信号が入力されると、カウント値は
２０００である。この時、４ＫＨｚと２ＫＨｚの周波数
の差２ＫＨｚをカウンター７のカウント値の差２０００
−１０００＝１０００で検出した事になるから、カウン
ト値１あたりで検出できる周波数の差は２ＫＨｚ／１０
００＝ ２ ）１ｚである。これは、通常モードの時と
同じ検出感度である。
限値を２０００とする。入力信号周波数は通常の２倍に
なっている。信号入力端子１５より４ＫＩ（ｚの信号が
入力されるとカウンター７のカウント値は１０００にな
る。次に２ＫＨ２の信号が入力されると、カウント値は
２０００である。この時、４ＫＨｚと２ＫＨｚの周波数
の差２ＫＨｚをカウンター７のカウント値の差２０００
−１０００＝１０００で検出した事になるから、カウン
ト値１あたりで検出できる周波数の差は２ＫＨｚ／１０
００＝ ２ ）１ｚである。これは、通常モードの時と
同じ検出感度である。
発明の効果
以上の様に、本発明により通常モード時も、２倍速モー
ド時も、一定の感度で周波数を検出する事ができる。
ド時も、一定の感度で周波数を検出する事ができる。
第１図は本発明の実施例におけるブロック図、第２図は
従来の周波数検出装置を示すブロック図である。 ７・・・・・・周波数カウンター ８・・・・・・リミ
ッタ−９・・・・・・リミッタ−選択回路、１０・・・
・・・クロック制限回路、１１．１２・・・・・・基準
クロック入力端子、１３・・・・・・クロック選択回路
、１４・・・・・・ラッチ、１５・・・・・・信号入力
端子。
従来の周波数検出装置を示すブロック図である。 ７・・・・・・周波数カウンター ８・・・・・・リミ
ッタ−９・・・・・・リミッタ−選択回路、１０・・・
・・・クロック制限回路、１１．１２・・・・・・基準
クロック入力端子、１３・・・・・・クロック選択回路
、１４・・・・・・ラッチ、１５・・・・・・信号入力
端子。
Claims (1)
- 入力信号の周波数を検出するためのデジタル周波数カウ
ンターと、デジタル周波数カウンターを動作させる基準
クロック信号を入力信号の周波数によって切替えるため
のクロック選択回路と、前記デジタル周波数カウンター
の出力の上限を入力信号周波数によって切替えるための
２つのリミッター回路と、そのリミッター回路出力によ
り前記デジタル周波数カウンターへのクロック入力を制
限するクロック制限回路を備え、ある周波数の入力信号
及びその２倍の周波数の入力信号に対する検出感度を一
定にした事を特徴とする周波数検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337122A JPH03197874A (ja) | 1989-12-26 | 1989-12-26 | 周波数検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337122A JPH03197874A (ja) | 1989-12-26 | 1989-12-26 | 周波数検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03197874A true JPH03197874A (ja) | 1991-08-29 |
Family
ID=18305646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337122A Pending JPH03197874A (ja) | 1989-12-26 | 1989-12-26 | 周波数検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03197874A (ja) |
-
1989
- 1989-12-26 JP JP1337122A patent/JPH03197874A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137504A (en) | Digital filter | |
| US3958133A (en) | Digital noise discriminator | |
| JPH03197874A (ja) | 周波数検出装置 | |
| US4308502A (en) | Threshold detection | |
| US4578625A (en) | Spindle drive control system | |
| JP3232834B2 (ja) | 復調装置 | |
| JPH03131122A (ja) | Ｐｌｌ周波数シンセサイザのロックアップ検知回路 | |
| JPS6010139Y2 (ja) | 信号器回路 | |
| JP2630091B2 (ja) | 警報保持回路 | |
| KR940002718Y1 (ko) | 펄스폭 판별회로 | |
| KR900009561Y1 (ko) | Vtr에서의 재생 모우드 판별회로 | |
| JPH0325227Y2 (ja) | ||
| JPH02213217A (ja) | カウンタ装置 | |
| JP2792261B2 (ja) | 警報開始遅延回路 | |
| JPH01192217A (ja) | クロック信号断検出回路 | |
| JPH02290323A (ja) | クロック断検出回路 | |
| JPS6195211A (ja) | ロ−タリ−エンコ−ダの故障検出回路 | |
| JPH0435489A (ja) | 周波数弁別装置 | |
| JPH02101663A (ja) | キャプスタンサーボ装置 | |
| JPS61100025A (ja) | 非同期式アツプダウンカウンタ | |
| JPS63155985A (ja) | 信号処理回路 | |
| JPS5811338U (ja) | 分周回路 | |
| JPS5920182B2 (ja) | テ−プスピ−ド表示回路 | |
| JPS6316704A (ja) | Ｆｍ検波回路 | |
| JPH0934751A (ja) | マイクロコンピュータのウォッチドッグタイマ回路 |