JPH03198358A - Ｔａｂ半導体装置 - Google Patents

Ｔａｂ半導体装置

Info

Publication number
JPH03198358A
JPH03198358A JP33966389A JP33966389A JPH03198358A JP H03198358 A JPH03198358 A JP H03198358A JP 33966389 A JP33966389 A JP 33966389A JP 33966389 A JP33966389 A JP 33966389A JP H03198358 A JPH03198358 A JP H03198358A
Authority
JP
Japan
Prior art keywords
leads
power supply
tab
row
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33966389A
Other languages
English (en)
Inventor
Kazutsugu Futatsuka
一継 二塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33966389A priority Critical patent/JPH03198358A/ja
Publication of JPH03198358A publication Critical patent/JPH03198358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＴＡＢ半導体装置に関し、特にボンディング・
バンプ及びＴＡＢテープリードの構成に関する。
〔従来の技術〕
従来のＴＡＢ半導体装置は、第３図に示すように、半導
体チップ２に設けた一列のボンディング・バンプ１６〜
１９のみで信号、電源ラインを構成していたが、高集積
化、多ビン化するにつれ増大する電源のゆれを防止する
ためには、電源ラインを増やすかわりに信号ラインを減
らすか、多くの信号ラインを確保するためにチップサイ
ズを大きくして電源ラインを増やすかのどちらかの方法
を取っていた。また半導体チップが、多ピン化、高密度
化するにつれて、バンプ・ピッチ、ＴＡＢリード・ピッ
チをより狭くしていかなければならなかった。
〔発明が解決しようとする課題〕
上述した従来のＴＡＢ半導体装置は、−列のボンディン
グ・バンプのみで信号、電源ラインを構成していたが、
高集積化、多ビン化するにつれて増大する電源のゆれを
防止するためには、電源ラインを増やすかわりに信号ラ
インを減らさなければならない、また信号ラインを多く
確保しかつ電源ラインを増やそうとするとチップサイズ
が太きくなるという問題点があった。また、多ビン化、
高密度化するにつれてバンブ・ピッチ、ＴＡＢリード・
ピッチが狭くなり、タロストークの影響を受けやすいと
いう問題点があった。
〔課題を解決するための手段〕
本発明のＴＡＢ半導体装置は、多数列の信号ライン用ボ
ンディング・バンブ及び電源ライン用ボンディング・バ
ンプ、複数本のリードが短絡されているＴＡＢリードを
有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のＴＡＢ半導体装置の平
面図である。１はＴＡＢテープ、２は半導体チップであ
り、信号ライン用リード３は第１列のボンディング・バ
ンプ７．８にボンディングされる。電源用リード４は２
本のＴＡＢリードが短絡した形をとり、第１列のボンデ
ィング・バンプのみに電源ライン、信号ラインをボンデ
ィングする場合よりも、電源ライン用のバンブ数を増や
すことができ、電源の強化がはかられ、又電源ラインの
インピーダンスを５０％近くまでおさえることができる
。
第２図は本発明の第２の実施例のＴＡＢ半導体装置の平
面図である。１はＴＡＢテープ、２は半導体チップ、３
は信号ライン用リード、４．５は電源用リード、６〜１
０は第１列のボンディング・バンブ、１１〜１５は第２
列のボンディング・バンプである。この第２の実施例で
は、各信号ライン用リードの間を電源用リードが通って
おり、第１の実施例で述べた電源強化の効果の他に、信
号ライン間のクロストークを約５０％まで低減する効果
がある。
〔発明の効果〕
以上説明したように本発明は、電源強化用の第２のボン
ディング・バンプ列及び短絡された複数本のＴＡＢリー
ドを用いることにより、信号ライン数を減らすことなく
電源の強化を行なうことができる効果がある。又、第２
の実施例で説明したように、信号ライン用リード間に電
源用リードを通すことにより、クロストークを５０％ま
で低減する効果がある。
【図面の簡単な説明】
第１図は本発明のＴＡＢ半導体装置の第１の実施例の平
面図、第２図は本発明の第２の実施例の平面図、第３図
は従来例の平面図である。 １・・・ＴＡＢテープ、２・・・半導体チップ、３・・
・信号ライン用リード、４，５・・・電源用リード、６
〜１０・・・第１列のボンディング・バンブ、１１〜１
５・・・第２列のボンディング・バンブ、１６〜１９・
・・ボンディング・バンプ。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ周囲に２列以上のボンディング・バン
    プを持ち、その複数のボンディング・バンプがＴＡＢリ
    ードによって短絡されていることを特徴とするＴＡＢ半
    導体装置。 ２、２本以上のＴＡＢリードが短絡されていることを特
    徴とする請求項１記載のＴＡＢ半導体装置。
JP33966389A 1989-12-26 1989-12-26 Ｔａｂ半導体装置 Pending JPH03198358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33966389A JPH03198358A (ja) 1989-12-26 1989-12-26 Ｔａｂ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33966389A JPH03198358A (ja) 1989-12-26 1989-12-26 Ｔａｂ半導体装置

Publications (1)

Publication Number Publication Date
JPH03198358A true JPH03198358A (ja) 1991-08-29

Family

ID=18329629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33966389A Pending JPH03198358A (ja) 1989-12-26 1989-12-26 Ｔａｂ半導体装置

Country Status (1)

Country Link
JP (1) JPH03198358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236585A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置
WO2007015435A1 (ja) * 2005-08-01 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236585A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置
US5965948A (en) * 1995-02-28 1999-10-12 Nec Corporation Semiconductor device having doubled pads
WO2007015435A1 (ja) * 2005-08-01 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体装置
US7829983B2 (en) 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6707164B2 (en) Package of semiconductor chip with array-type bonding pads
US6242814B1 (en) Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JPS64822B2 (ja)
CN101471341A (zh) 半导体芯片
US6037820A (en) Clock distribution circuit in a semiconductor integrated circuit
JPH02177345A (ja) 半導体集積回路装置
US6091089A (en) Semiconductor integrated circuit device
JPH0519989B2 (ja)
US5895977A (en) Bond pad functional layout on die to improve package manufacturability and assembly
US5742079A (en) Integrated circuit with variable pad pitch
US4868634A (en) IC-packaged device
JPH03198358A (ja) Ｔａｂ半導体装置
US10825760B2 (en) Semiconductor chip and semiconductor device provided with same
US6191491B1 (en) Semiconductor integrated circuit device
JPS6318654A (ja) 電子装置
US8362614B2 (en) Fine pitch grid array type semiconductor device
JPH07118507B2 (ja) バンプ実装を用いる半導体集積回路
JP2910724B2 (ja) 入出力バッファ
JPS61114550A (ja) 論理回路装置
JPS6185832A (ja) ワイヤボンデイング方法
JPS5929441A (ja) 半導体装置の多層配線構造
JPS62114257A (ja) ワイヤボンデイングパツドレイアウト
JPH04199740A (ja) 半導体集積回路のリードフレーム
JPS62274754A (ja) 集積回路パツケ−ジ
JP2555774B2 (ja) 半導体集積回路