JPS6185832A - ワイヤボンデイング方法 - Google Patents

ワイヤボンデイング方法

Info

Publication number
JPS6185832A
JPS6185832A JP59207782A JP20778284A JPS6185832A JP S6185832 A JPS6185832 A JP S6185832A JP 59207782 A JP59207782 A JP 59207782A JP 20778284 A JP20778284 A JP 20778284A JP S6185832 A JPS6185832 A JP S6185832A
Authority
JP
Japan
Prior art keywords
lead bonding
semiconductor chip
bonding pads
inner lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59207782A
Other languages
English (en)
Inventor
Yoshikatsu Fukumoto
福本　好克
Makoto Takahata
高畠　真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59207782A priority Critical patent/JPS6185832A/ja
Publication of JPS6185832A publication Critical patent/JPS6185832A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は回路基板上にダイボンドされた半導体チップと
インナーリードボンディングパッドと同じ回路基板上に
設けられｌ〔アウターリードボンディングパッドとをボ
ンディングワイヤにより電気的に接続する方法に関する
。
［発明の技術的背景とその問題点］ 近年、ゲートの高密度化およびそれに伴う多ピン化に対
処して、上面に入出力用の複数のインナーリードボンデ
ィングパッドを千鳥状に２列に配設した半導体チップが
開発されている。
このような半導体チップを回路基板上に実装する場合に
は、１１２図に示すように、回路基板１上のリードフレ
ーム先端にもこれら半導体チップ２−ヒのインナーリー
ドボンディングパッド３と対向して千鳥状に複数のアウ
ターリードボンディングパッド４を設け、しかもそれぞ
れのボンディングに要するボンディングワイヤ５の長さ
を均等にするために半導体チップ２の外周に近い方のイ
ンナーリードボンディングパッド３の列と、この半導体
チップ２から離れた方のアウターリードボンディングパ
ッド４の列とを対向させて配置させ、これらのボンディ
ングパッド間をボンディングワイヤ５で順に接続する方
法がとられている。
しかしながら、このような方法では、隣り合ったボンデ
ィングエリアが極めて狭いため、ボンディングワイヤ５
の引き出しおよび圧着を行なうキャピラリーの先端がす
でに接続されたボンディングワイヤ５に接触し、これを
倒したり断線させたりし易いという問題があった。
また、前述のように配列されたインナーリードボンディ
ングパッド３とアウターリードボンディングパッド４と
の間を、配列順通りではイｉく、まず１つおきにボンデ
ィングを行ない、次に間の残ったボンディングパッド四
を接続する方法も考えられる。
しかしながら、この方法でも後からのボンディング工程
では、インナーリードボンディングパッド３かアウター
リードボンディングパッド４かのいずれかへのボンディ
ングワイヤ５の接続をすでに張られたボンディングワイ
Ａ’　５の間の狭いエリアで行なわなければならず好ま
しくなかった。
［発明の目的］ 本発明はこれらの問題を解決するためになされたもので
、キャピラリー先端の接触によりすでに張られたボンデ
ィングワイヤが変形したり断線したりすることがほとん
どなく、作業が容易なワイヤボンディング方法を提供す
ることを目的とする。
［発明の概要］ すなわち本発明のワイヤボンディング方法は、回路基板
上にダイボンドされた半導体チップ上に千鳥状に配列さ
れた複数のインナーリードボンディングパッドと、前記
回路基板上にこれらのインナーリードボンディングパッ
ドと対向して千鳥状に設けられた複数のアウターリード
ボンディングパッドとを、ボンディングワイヤによりそ
れぞれ電気的に接続する方法において、半導体チップの
外周に近い方のインナーリードボンディングパッドの列
の各ボンディングパッドと該半導体チップに近い方のア
ウターリードボンディングパッドの列の各ボンディング
パッドを対向させ、かつ残りの列のインナーリードボン
ディングパッドと各アウターリードボンディングパッド
とをそれぞれ対向させるとともに、これらのボンディン
グパッド間を１つおきにしかも前記半導体チップの外周
に近い方のインナーリードボンディングパッドとこれと
対向する半導体チップに近い方のアウターリードボンデ
ィングパッドと順に接続した後、次に残された半導体チ
ップの外周から離れた方のアウターリードボンディング
パッドとこれと対向する半導体チップから離れた方のア
ウターリードボンディングパッドとを順に電気的に接続
することを特徴としている。
［発明の実施例］ 以下本発明の実施例を図面に基づいて説明する。
なお、以下の図面においては第２図と同じ部分には同一
符号を付している。
実施例においては、第１図（ａ）に示すように、インナ
ーリードボンディングパッド３の２つの列とアウターリ
ードボンディングパッド４の２つの列を、半導体チップ
２の外周に近い方に並置されたインナーリードボンディ
ングパッド３のダ１の各ボンディングパッドが半導体チ
ップ２に近い方に１ｉｆｆされたアウターリードボンデ
ィングパッド１１の列の各ボンディングパッドと対向し
、半導体チップ２の外周から遠い方のインナーリードボ
ンディングパッド３の列の各ボンディングパッドと半導
体チップ２から離れた方のインナーリードボンディング
パッド３の列の各ボンディングパッドとが対向するよう
に配置する。
このように配置されたそれぞれ対向するボンディングパ
ッドの間を、まず最初は１つおきになるように、半導体
チップ２の外周に近い位胃に配置されたインナーリード
ボンディングパッド３と半導体チップ２に近い方のアウ
ターリードボンディングパッド４とをボンディングワイ
ヤ５で順に接続し、次いで第１図（ｂ）に示すように、
残された半導体チップ２の外周および半導体チップ２自
体から遠い方に配設されたインナーリードボンディング
パッド３およびアウターリードボンディングパッド４間
を順に接続する。
このように構成される実施例によれば、最初のボンディ
ングは１つおきで周囲に十分な余裕があるため支障なく
行なうことができる。また、第１図（ｂ）のＣ−Ｃ線に
沿う側面図である同図（Ｃ）に示すように、次の残りの
接続すべきインナーリードボンディングパッド３とアウ
ターリードボンディングパッド４の両方ともがすでに張
られたボンディングワイヤ５の間に配置されていないの
で、ボンディングの際に隣接するボンディングワイヤ５
にキャピラリー６の先端が接触し、これに損傷を与えた
りすることがない。
［発明の効果］ 以上の記載から明らかなように本発明によれば、すでに
接続されたボンディングワイヤに損（真を与えることな
く、簡単にボンディングを行なうことができる。
【図面の簡単な説明】
第１図は本発明の詳細な説明するだめの平面図、第２図
は従来のワイヤボンディング方法を示す平面図である。 １・・・・・・・・・・・・回路基板 ２・・・・・・・・・・・・半導体チップ３・・・・・
・・・・・・・インナーリードボンディングパッド ４・・・・・・・・・・・・アウターリードボンディン
グパッド ５・・・・・・・・・・・・ボンディングワイヤ６・・
・・・・・・・・・・キャピラリー代理人弁理士　　　
須　山　佐　− 第１図

Claims (1)

    【特許請求の範囲】
  1. （１）回路基板上にダイボンドされた半導体チップ上に
    千鳥状に配列された複数のインナーリードボンディング
    パッドと、前記回路基板上にこれらのインナーリードボ
    ンディングパッドと対向して千鳥状に設けられた複数の
    アウターリードボンディングパッドとを、ボンディング
    ワイヤによりそれぞれ電気的に接続する方法において、
    半導体チップの外周に近い方のインナーリードボンディ
    ングパッドの列の各ボンディングパッドと該半導体チッ
    プに近い方のアウターリードボンディングパッドの列の
    各ボンディングパッドを対向させ、かつ残りの列のイン
    ナーリードボンディングパッドと各アウターリードボン
    ディングパッドとをそれぞれ対向させるとともに、これ
    らのボンディングパッド間を１つおきにしかも前記半導
    体チップの外周に近い方のインナーリードボンディング
    パッドとこれと対向する半導体チップに近い方のアウタ
    ーリードボンディングパッドと順に接続した後、次に残
    された半導体チップの外周から離れた方のアウターリー
    ドボンディングパッドとこれと対向する半導体チップか
    ら離れた方のアウターリードボンディングパッドとを順
    に電気的に接続することを特徴とするワイヤボンディン
    グ方法。
JP59207782A 1984-10-03 1984-10-03 ワイヤボンデイング方法 Pending JPS6185832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207782A JPS6185832A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207782A JPS6185832A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Publications (1)

Publication Number Publication Date
JPS6185832A true JPS6185832A (ja) 1986-05-01

Family

ID=16545415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207782A Pending JPS6185832A (ja) 1984-10-03 1984-10-03 ワイヤボンデイング方法

Country Status (1)

Country Link
JP (1) JPS6185832A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647530A (en) * 1987-06-29 1989-01-11 Nec Corp Manufacture of semiconductor device
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
WO2001020669A3 (en) * 1999-09-16 2001-10-04 Koninkl Philips Electronics Nv Use of additional bonding finger rows to improve wire bond density
JP2012028429A (ja) * 2010-07-21 2012-02-09 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647530A (en) * 1987-06-29 1989-01-11 Nec Corp Manufacture of semiconductor device
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
WO2001020669A3 (en) * 1999-09-16 2001-10-04 Koninkl Philips Electronics Nv Use of additional bonding finger rows to improve wire bond density
JP2012028429A (ja) * 2010-07-21 2012-02-09 Renesas Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP0538003B1 (en) Method of manufacturing inversion type ICs and IC module using same
US4618879A (en) Semiconductor device having adjacent bonding wires extending at different angles
FR2720190B1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
JPS6185832A (ja) ワイヤボンデイング方法
JPS6318654A (ja) 電子装置
JPH0256942A (ja) 半導体装置
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JPH0461152A (ja) 半導体装置
JP2567870B2 (ja) 半導体記憶装置
JPS59175145A (ja) リ−ドフレ−ム
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US5647527A (en) Method of determining order of wire-bonding
JPS63108761A (ja) 樹脂封止型半導体装置
JP3358697B2 (ja) 半導体パッケージ
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JPH0234960A (ja) 半導体装置及びその形成方法
JPS5831733B2 (ja) 集積回路装置
JP3165121B2 (ja) 半導体装置
JPH04164340A (ja) 半導体集積回路
JPS6143437A (ja) 半導体装置
JPS6052634U (ja) 半導体装置
JPH02119233A (ja) 半導体装置
JPH0697218A (ja) 半導体装置
JPS62198132A (ja) 半導体装置
JPS63153832A (ja) 半導体装置のワイヤボンデイング構造