JPH03200332A

JPH03200332A - 半導体集積回路

Info

Publication number: JPH03200332A
Application number: JP34121089A
Authority: JP
Inventors: Kazuhiko Kasahara; 笠原　和彦
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-12-27
Filing date: 1989-12-27
Publication date: 1991-09-02
Anticipated expiration: 2010-06-21
Also published as: JPH0758710B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はストレスマイグレーションによる故障を防止で
きると共に、大電流容量を要する接続部における電流集
中を防止した半導体集積回路に関する。

（ロ）従来の技術従来より、集積回路の高集積化・高密度化が高められ、
デバイスの小型化が進むにつれて、相互接続のための配
線の幅が微細になっている。その一方で、電源ライン（
Ｖ　ｏｏ　、　Ｖ　ｓｓ　）は所要のｔ流容量を確保し
く電流密度を一定値以下に抑える）且つ抵抗分による電
圧降下を抑えるために信号ライン等よりは太い配線が要
求されていることも事実である。従って、製造プロセス
がサブミクロンルールに移行しようとも、数箇所には必
°ず前記太い配線が延在することになる。

このような幅広の配線を要求するものとして第１に出力
バッファトランジスタがあげられる。第４図にその一例
を示す。同図において、（１）は出力バッファトランジ
スタ、（２）はソース電極、（３）はドしイン電極、（
４）は電源電圧（ＶＤＤ、　Ｖｓｓ）が印加された幅広
配線、（５）はソース電極（２）と幅広配線（４）とを
層間接続するためのスルーホールである。ＭＯＳトラン
ジスタは、ソース電極（２）とドレイン電極（３〉との
間にポリシリコン等から成るゲート電極と、ゲート電極
の両脇にソース・ドレイン領域を形成して構成され、前
記ゲート電極をジグザク状に延在させることでＭｏＳト
ランジスタの外部駆動能力を高め且つパターンサイズの
縮小を図っている。出力バッファトランジスタは、ＬＳ
Ｉの出力数に応じた数だけ形成される。

また、幅広配線（４）はそれだけの占有面積を要し同じ
線幅で延在されるから、集積度を高める為にその下に下
層配線（６）をクロスさせることが多い。

（ハ）発明が解決しようとする課題しかしながら、前記幅広配線（４）は幅が広い分だけ熱
膨張差による大きなストレスを発生し、これが下層配線
（６〉に重畳されることによって下層配線（６）が十分
な強度を保つはずの線幅を有していてもストレスマイグ
レーションによる断線（７）を発生することが確認され
た。（例えば、特開昭６４−４５１４２号公報）前述し
たように幅広配線（４）の下部は集積度向上のために有
効利用したいので、ストレスによる破壊は大問題となる
。

斯る欠点を改善するため、先ず第５図に示すような形状
が試案された。即ち、幅広配線（４）にその延在方向と
平行に複数本のスリット（８）を設け、幅広配線（４）
を複数の細状配線（９）に分割することによってストレ
スを分散しようとするものである。

しかしながら、第５図の構成ではストレスマイグレーシ
ョンは解消できるものの、出力バッファトランジスタの
ように大きなコンタクト面積を要する部分ではスリット
（８）が存在するためにスルーホール（５）が設けられ
ない細状配線（９ａ）（９ｂ）は出力バッファトランジ
スタへの電流供給に寄与できなくなる。そのため部分的
に電流密度が増大し、新たにエレクトロマイグレーショ
ンによる破壊が発生する危惧がある。スルーホール（５
）の部分だけスリット（８）を除去すれば済むが、スル
ーホール（５）に近接して下層配ａ（６）を配置できな
くなる他、制限条件が増すので配線の設計自由度を損う
欠点があった。

（ニ）課題を解決するための手段本発明は上記従来の課題を解決すべく成されたもので、
幅広配線（１４）に出力バッファトランジスタ（１１）
との接続部の幅（Ａ）よりは短いスリット（１６）をそ
の延在方向と平行に複数列設け、接続部に対して幅広配
線（１４）の延在方向と略直角方向の電流流入経路を多
数箇所に設けることにより、先ず第１に幅広配線（１４
）とクロスする下層配線（１９）のストレスマイグレー
ション破壊を防止し、第２に出力バッファトランジスタ
（１１）との接続部における電流集中を防止できる半導
体集積回路を提供するものである。

（ホ）作用本発明によれば、スリット（１６）を設けることによっ
て幅広配線（１４）が発生するストレスを分散できる。

その一方で、スリット（１６）の長さは出力バッファト
ランジスタ（１１）と幅広配線（１４）との接続部の長
さよりは短く抑えられているので、電流はスリット（１
６）が存在しない橋絡部分（１８）を通してどの位置か
らでもスルーホール（１５）に流れ込むことができる。

（へ）実施例以下に本発明の一実施例を図面を参照しながら詳細に説
明する。

第１図において、（１１）は出力バッファトランジスタ
、り１２）はソース電極、（１３）はドレイン電極、＜
１４）は電源電圧（ＶＤＤ　、　Ｖｓｓ等）が印加され
た幅広配線、（１５）は幅広配線（１４）とソース電極
（１２）とを層間接続するためのスルーホールである。

出力バッファトランジスタ（１１〉は、シリコン単結晶
基板上に絶縁膜（Ｓｉｎ、等）を介して配置したポリシ
リコンから成るゲート電極と、ゲート電極の両脇に拡散
形成したソース・ドレイン領域から成り、ソース電極（
１２）とドレイン電極（１３）は夫々前記ソース領域と
ドレイン領域にコンタクトする。そして、同図から明ら
かな如くゲート電極を蛇行させることによってゲート幅
を増大し外部駆動能力を向上すると共に占有面積の縮小
を図っている。出力バッファトランジスタ（１１）は出
力端子の分だけ設けられ、夫々のトランジスタのドレイ
ン電極（１３）は図示せぬ出力ボンディングパッドに接
続されている。ソース及びドレイン電極（１２）（１３
）はＡｌ又はＡＮ−５ｉの堆積とバターニングによって
形成され、と同時に内部の第１層目配線をも（図示せず
）形成する。

前記第１層目配線の上は減圧ＣＶＤ法等による層間絶縁
膜（Ｓｉｎ、　、　ＳｉＮ等）が覆い、幅広配線（１４
）はこの層間絶縁膜上を延在する。幅広配ｆｉ（１４）
もまた、Ａｌ又はＡＱ−５ｉの堆積とバターニングによ
って形成され、と同時に内部の第２層目配線をも（図示
せず）形成する。幅広配線（１４）の線幅は、全ての出
力バッファトランジスタ（１１）に電流供給を行うため
に他の第１層目や第２層目配線よりは幅広に形成され、
電流容量にもよるが約５０〜３００μの幅に形成される
。他は大体２〜３μ程度である。

幅広配線（１４）とソース電極＜１２）とは、層間絶縁
膜に開けられたコンタクトホール（１５）を介して層間
接続される。スルーホール（１５）は、出力バッファト
ランジスタ（１１）全体に均一な電流供給を行うために
ソース電極（１２〉がソース領域にコンタクトする領域
全部にわたって（図示Ａの領域）コンタクトする必要が
ある。そのため、スルーホール（１５）は幅広配線（１
４）の延在方向と同一方向に図示Ａの幅だけ本実施例で
は拡張されている。この他、小さなコンタクトホール（
１５）が図示Ａの範囲に′均等に一直線状に分散させた
形状も考えられる。

幅広配線（１４〉に形成したスリット（１６）は、幅広
配線（１４）とソース電極（１２〉との接続部の幅（図
示Ａの範囲）に比べ十分に短い長さに分断されている。

短いスリット（１６）が−直線状に並び、その並びが幅
広配線（１４）と平行に複数並設されることで幅広配線
（１４）は複数本の細状配線（１７）に分離され、それ
らは橋絡部分（１８）、つまりスリット（１６）が無い
部分で互いに連結された形状となる。スリット（１６）
は細状配線（１７）に分断すれば済むので太くする必要
は無く、そのプロセスの最小線幅で一定幅（３〜５μ）
で形成すれば良い。スリット（１６〉のピッチに特に制
限は無いが、一定としておけばパターン設計が容易であ
る。

幅広配線（１４）は、全ての出力バッファトランジスタ
（１１）に対して共通接続されるので、その分だけチッ
プ上を延在（多くはチップの周辺部分）することになる
。幅広配線（１４）は大きな占有面積を有するので、出
力バッファトランジスタ（１１）とは別の位置で、面積
を有効利用するために下層配線（１９）をクロスさせる
ことが多い、下層配線（１９）はソース電極（１２）と
同じく第１層目配線でバターニングされた配線であり、
多くは信号伝達用に用いられる。

斯る構成によれば、スリット（１６）を設けたことによ
って幅広配線（１４〉を幅の狭い細状配線（１７）に分
割したので、幅広配線（１４）が発生するストレスも個
々の細状配線（１７）ごとの発生に分割できる。

線幅とストレスとは、線幅が増大するとストレスが加速
度的に増大するような関係にあるので、結局、細状配線
（１７〉が束になって下層配線（１９）に与えるストレ
スは、従来のスリット無しのものが加えるストレスより
もずっと小さくできる。従って、下層配線（１９）のス
トレスマイグレーションによる破断を防止できる。

尚、配線の線幅や厚み、および層間絶縁膜の厚みにもよ
るが、下層配線（１９）に対して幅広配線（１４）がお
おむね１０μ幅以上で重畳すると破断が生じ易くなるか
ら、細状配線（１７）の線幅がそれ以下の幅となるよう
にスリット（１６）を形成する。

その一方で、各細状配線（１７）は橋絡部分（１８）で
相互接続されているので、電流（２０）は幅広配線（１
４）のどの位置からでも橋絡部分く１８）を介してスル
ーホール〈１５）に流れ込むことができる。つまり、橋
絡部分く１８）がスルーホール（１５）に対する電流流
入経路となるのである。また、スリット（１６）は接続
部の幅Ａに対して十分短くされているから、スルーホー
ル（１５）に対して前記橋絡部分く１８）から成る電流
流入経路が複数箇所に形成されることになる。従って各
細状配線（１７）間で電流（２０）が局部的に集中する
ことが無く、分散して電流密度を均一化できるので、エ
レクトロマイグレーションによる破壊を防止できる。ま
た、各出力バッファトランジスタ（１１）間で外部駆動
能力を均等にできる。

第２図は本発明の第２の実施例を示す。先の実施例では
スリット（１６）が横一列に並べられているのに対し、
本実施例では互い違いにしたものである。この時、図面
から明らかなように電流（２０）の方向（ポンディング
パッドとの位置関係で決まる）に対して橋絡部分（１８
）が斜めに連続するように互い違いにすると、スルーホ
ール（１５）に対する電流（２０〉の向きに無理が無く
スムーズに流せる。

互い違いにしたことによって橋絡部分く１８）が斜めに
連続するので、第３図のように出力バッファトランジス
タ（１１）とは別の位置で幅広配線（１４）と直交する
下層配線（１９）は、略１個又は２個程度の橋絡部分（
１８）としか重ならず、この関係は幅広配線（１４）の
どの位置でも共通するので、設計自由度を更に向上でき
る。先の実施例では、橋絡部分（１８）が連続する位置
には下層配線（１９）を直交させることができない。

（ト）発明の効果以上に説明した通り、本発明によれば幅広配線＜１４）
にスリット（１６）を設けることにより、下層配線（１
９）に与えるストレスを軽減できるので、下層配線（１
９）のストレスマイグレーション故障を防止できる利点
を有する。

また、スリット（１６）の長さを短くして橋絡部分く１
８）を設けることにより、出力バッファトランジスタ（
１１）との接続部に対して電流流入経路を多数箇所に形
成できるので、電流（２０）を分散し電流密度を均一に
できる。均一化できるので、エレクトロマイグレーショ
ンによる故障を防止し、各出力バッファトランジスタ（
１１）の駆動能力を均一化できる利点を有する。

さらに、ストレスマイグレーション及びエレクトロマイ
グレーションに対する制限を解消できるので、配線の設
計自由度を大幅に向上できる利点をも有する。

【図面の簡単な説明】

第１図〜第３図は本発明を説明する為の平面図、第４図
と第５図は従来例を説明する為の平面図である。第１図

Claims

【特許請求の範囲】

（１）電源電圧を供給する幅広配線と、この幅広配線か
らの電流供給を受ける素子部と、前記幅広配線の延在方
向と同一方向にある一定の長さを有する前記幅広配線と
前記素子部との接続部と、前記接続部とは別の位置で前
記幅広配線とクロスされる下層配線とを具備する半導体
集積回路において、前記幅広配線に前記接続部の長さに対して十分小さい長
さのスリットを前記幅広配線の延在方向と平行に一直線
状に設け且つ複数本並設し、前記接続部に対する前記幅
広配線の延在方向と略直角方向の電流流入経路を多数箇
所に設けたことを特徴とする半導体集積回路。
（２）前記素子部は出力バッファトランジスタであるこ
とを特徴とする請求項第１項に記載の半導体集積回路。
（３）前記幅広配線と前記下層配線はアルミ材料から成
ることを特徴とする請求項第１項に記載の半導体集積回
路。