JPH0499353A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路装置に関し、特に第１の配線領
域を複数の島状に形成しておき、この第１の配線領域を
第２の配線領域によって任意に接続するセミカスタム構
成の半導体集積回路装置に関する。

〔従来の技術］ 現在、ＣＭＯＳゲートアレイを主とするセミカスタム集
積回路（以下ＩＣと称する。）が多く使用されている。

この種のＩＣでは、ＭＯＳ）ランジスタ等の素子が多数
形成されたウェハに対し、所望の回路構成を実現できる
ように、配線パターンを品種毎に設計する。したがって
、この配線パターンを設計した後は、ウェハに対して該
配線パターンに基づく配線領域を形成するだけで任意の
ＩＣを短期間で完成することができる。通常では、コン
タクト、第１配線、スルーホール、第２配線の４工程を
品種毎に設計するだけでよく、全工程を設計、製造する
のに比較して価格的にも時間的にも有利である。

ところが、最近これらセミカスタムＩＣのさらに発展し
た形として、従来品種毎に設計していたコンタクト、第
１配線の工程までも共通化し、スルーホール、第２配線
形成の２工程のみを品種毎に設計する手法が用いられる
ようになった。

この手法は、第１配線領域は素子の端子部としての使用
以外に固定化された配線（アンダーバス配線）として用
いており、スルーホールおよび第２配線を適当な位置に
設けて素子端子との接続および素子間の接続を実現する
ものである。このため、従来法に比較して素子の配置密
度の低下や配線自由度の低下はあるものの、従来の１／
２の価格および配線形成期間でＩＣが得られるというメ
リットがある。

この手法によるＩＣの設計においては、自由に布線でき
るのが１層分のみであるので、いかに第１層配線の利用
率を上げるかが重要となる。したがって、この種のＩＣ
では非常に多くの第１配線と第２配線との接続部が発生
することになり、第１配線同士の接続も第２配線を用い
て行われる。

第４図はその一例を示しており、同図（ａ）は平面図、
同図（ｂ）はその縦断面図である。すなわち、２つの第
１配線領域２Ａ、２Ｂを接続するためにそれぞれの領域
上の層間絶縁膜３に開口部４Ａ、４Ｂを設け、この開口
部にわたって第２配線領域５を形成することにより、２
つの第１配線領域２Ａ、２Ｂを接続している。

〔発明が解決しようとする課題〕

このような従来の接続構造では、開口部４Ａ４Ｂはそれ
ぞれ第１配線領域に包含されるように、すなわち第１配
線顯域２Ａ、２Ｂの幅寸法よりも小さい寸法に設けられ
る。これは開口部を設ける際に、半導体基板１が部分的
に除去されることのないようにするためである。これに
より、２つの第１配線領域２Ａ、２Ｂを接続するには２
つの開口部４Ａ、４Ｂが必要となり、結果として第１配
線領域の数だけ開口部が必要となる。

また、これら開口部４Ａ、４Ｂを覆うように第２配線領
域５が形成されるが、この部分では他の第２配線顛域が
通過できない領域となる。

例えば、第５図（ａ）は半導体基板１に形成した各種素
子に接続された短冊型の島状に第１配線領域２が多数個
形成されているウェハを示したものであり、これに開口
部４’　　（４Ａ、４Ｂ）および第２配線領域５を用い
て布線した状態を第５図（ｂ）に示す。

第５図（ｂ）において、さらにもう−本図示鎖線のよう
に第２配線碩域５Ａを通過させようとすると、第１配線
領域の接続のための第２配ｍ８Ｎ域５の間隔が狭くなっ
ており、この部分の通過は不可能である。

したがって、これらの配線不可能な領域を減少させるた
めには、第１配線領域２の短冊状領域を大きく形成する
ことが必要になる。しかしながら、チップの面積が一定
とすれば、この短冊状領域の面積を大きくすることは短
冊状領域の数を減少させることになり、その分配線自由
度が低下するという問題となる。

また、開口部４′は最小面積で設けられるため、この部
分の抵抗成分が無視できなくなり、多くの第１配線領域
を接続して形成される配線にはかなり大きなコンタクト
抵抗が生じることになる。

本発明の目的は、配線自由度を高めるとともに、コンタ
クト抵抗を低減した配線接続構造を備えた半導体集積回
路装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路装置は、半導体基板に形成され
た各種素子に電気的に接続され、かつそれぞれが最小間
隔で配列された島状をした複数の第１の配ｗＡ領域と、
この第１の配線領域を覆い、かつ第１の配線領域間にわ
たって開口部が設けられた絶縁膜と、この開口部を覆う
ように前記絶縁膜上に形成され、前記第１の配線領域を
相互に電気接続する第２の配Ｈｅｌ域とを備えている。

〔作用〕

本発明によれば、第１の配線領域間にわたって形成した
開口部を通して第２の配線領域を第１の配線領域にそれ
ぞれ接続させることで、開口部および第２の配線領域の
平面方向の面積を低減し、かつ一方では第２の配線領域
と第１の配線領域の実質的な接触面積を増大してコンタ
クト抵抗を低減する。

（実施例） 次に、本発明を図面を参照して説明する。

第１図は本発明の第１の配線領域と第２の配線領域との
接続部を示したものであり、同図（ａ）は平面図、同図
（ｂ）は断面図である。

半導体基板１上に第１の配線領域２Ａ、２Ｂとして、例
えばアルミニウム等の低抵抗材料を解像能力によって定
められる最小間隔を有し選択的に形成する。その後、表
面に眉間絶縁膜３を形成し、この眉間絶縁膜３には前記
第１の配線領域２Ａ。

２Ｂにわたってそれぞれに重なるような開口部４を開設
する。このとき、この絶縁膜３は前記半導体基板１とは
異なる材料であることが必要であり、また層間絶縁膜３
に開口部４を設けるときに下部の半導体基板１の表面が
エツチングされないような溶剤が存在することが必要で
ある。

通常、半導体基板１の表面はシリコン酸化膜であるため
、眉間絶縁膜３としてはポリイミド材、またその溶剤と
してはアルカリ有機溶剤を使用することで可能である。

これにより、仮に第１の配線領域２Ａ、２Ｂの何れも存
在しない領域に開口部４を開設した場合でも、その溶剤
は半導体基板１の表面をエツチングすることはない。

このように２つの第１配線領域２Ａ、２Ｂに重なるよう
に開口部４を設けた後、その開口部４．を覆うように第
２の配線領域５を形成することにより、第１の配線領域
２Ａと２Ｂは電気的に接続されることになる。

このような接続構造とすることにより、第２の配線領域
５の平面方向の面積が小さくなる。すなわち、開口部４
の寸法を１辺２μｍ、第１の配線領域２Ａ、２Ｂの最小
間隔を２μｍ、開口部４を第１の配線領域２Ａ、２Ｂの
内側２μｍ以内に形成しなければならないとし、開口部
４に対して第２の配線領域５は２μｍ以上覆わなければ
ならないとする。

従来の接続構造においては、１箇所の第１配線間接続に
要する第２の配線領域の大きさは最小で１４μｍＸ６μ
ｍとなる。これに対し、本発明では開口部と第１の配線
領域の重なり量を２μｍとし、その他の寸法を従来と同
一であるとすると、第２の配線領域の最小の大きさは１
０μｍＸ６μｍとなり、面積において約３０％近く縮小
することになる。

一方、本発明では第１の配線領域の側面において第２の
配線領域と接触されることになるため、平面方向の開口
部の面積が同じであれば、実質的な接触面積が太き（な
り、両者間でのコンタクト抵抗が低減される。

第２図（ａ）は第５図（ａ）と同様に、半導体基板ｌ上
に短冊状をした複数の島状の第１配線領域２を形成して
いるウェハを示している。これに眉間絶縁膜を形成し、
かつ開口部３および第２配線領域５を用いて布線した状
態を第２図（ｂ）に示す。

第２図（ｂ）においては、第２配線領域の面積の低減に
より、第５図（ｂ）においては不可能であった第２配線
領域５Ａを他の第２配線領域５間を通して配設すること
が可能となる。これにより、第２配線領域５の面積の縮
小化により、第２配線領域５の本数を増大でき、配線の
自由度を高めることができる。

第３図は本発明の第２実施例を示し、同図（ａ）は平面
図、同図（ｂ）は拡大断面図である。

ここでは、シリコンゲートＭＯ３）ランジスタのゲート
電極を第１の配線領域として構成したものである。図に
おいて、半導体基板１１に酸化膜１２を形成して素子領
域を画成した上で、素子領域にソース・ドレイン領域と
しての拡散領域１３を形成し、かつ図外のゲート絶縁膜
を介してゲート電極１４を多結晶シリコンで形成してい
る。そして、ゲート電極１４上に設けた眉間絶縁膜１５
に開口部１６を設け、ここに第２配線領域（第１層金属
配線）１７によって隣接するゲート電極１４を相互に電
気接続している。

このように、ＭＯＳトランジスタのゲート電極間の接続
に本発明を適用することにより、第２配線領域の面積を
縮小でき、第２配線領域の配線の自由度を高めることが
できる。

〔発明の効果〕

以上説明したように本発明は、第１の配線領域間にわた
って絶縁膜に開口部を開設し、この開口部を通して第２
の配線領域を第１の配線領域にそれぞれ接続させている
ので、開口部および第２の配線領域の平面方向の面積を
低減し、第２の配線領域の本数を増大させて設計自由度
を高めることができ、かつ一方では第２の配線領域と第
１の配線領域の実質的な接触面積を増大してコンタクト
抵抗を低減することができる効果がある。

【図面の簡単な説明】

第１図は本発明の要部の構造を示し、同図（ａ）は平面
図、同図（ｂ）はその断面図、第２図は本発明を適用し
た半導体集積回路装置を示し、同図（ａ）は第１配線領
域の平面図、同図（ｂ）は第２配線領域を施した平面図
、第３図は本発明の第２実施例を示し、同図（ａ）は平
面図、同図（ｂ）はその断面図、第４図は従来の配線接
続構造の一例を示し、同図（ａ）は平面図、同図（ｂ）
は断面図、第５図は第４図の技術を用いた半導体集積回
路装置を示し、同図（ａ）は第１配線領域の平面図、同
図（ｂ）は第２配線領域を施した平面図である。 １・・・半導体基板、２Ａ、２Ｂ・・・第１配線領域、
３・・・層間絶縁膜、４．４’、４Ａ、４Ｂ・・・開口
部、５．５Ａ・・・第２配線領域、１１・・・半導体基
板、１２・・・酸化膜、１３・・・拡散頭載、１４・・
・ゲート電極（第１配線領域）、１５・・・層間絶縁膜
、１６・・・第２配線領域 第１図 第２図 （ａ） （ａ） 第 図 （ａ） （ｂ） 第４ 図

Claims (1)

【特許請求の範囲】
1. １、半導体基板に形成された各種素子に電気的に接続さ
   れ、かつそれぞれが最小間隔で配列された島状をした複
   数の第１の配線領域と、この第１の配線領域を覆い、か
   つ前記第１の配線領域間にわたって開口部が設けられた
   絶縁膜と、この開口部を覆うように前記絶縁膜上に形成
   され、前記第１の配線領域を相互に電気接続する第２の
   配線領域とを備えることを特徴とする半導体集積回路装
   置。