JPH03200347A - 不揮発性メモリ装置の測定方法 - Google Patents
不揮発性メモリ装置の測定方法Info
- Publication number
- JPH03200347A JPH03200347A JP34121289A JP34121289A JPH03200347A JP H03200347 A JPH03200347 A JP H03200347A JP 34121289 A JP34121289 A JP 34121289A JP 34121289 A JP34121289 A JP 34121289A JP H03200347 A JPH03200347 A JP H03200347A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- inspection
- memory device
- pad
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 title description 2
- 230000002950 deficient Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 11
- 230000014759 maintenance of location Effects 0.000 claims description 10
- 238000007664 blowing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000007689 inspection Methods 0.000 abstract description 18
- 230000008018 melting Effects 0.000 abstract 2
- 238000002844 melting Methods 0.000 abstract 2
- 239000000523 sample Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明は不揮発性メモリ装置の測定方法、特に書き込み
とデータ保持の２回の検査を行うＥＦＲＯＭ等に適用さ
れる測定方法に関する。
とデータ保持の２回の検査を行うＥＦＲＯＭ等に適用さ
れる測定方法に関する。
（ロ）従来の技術
従来半導体装置ではウニハエ程が終了した時点で、ウェ
ハの各チップの電気的特性を測定して不良品に磁気イン
クを付着するかレーザーマーカで印を付けて、良品と区
別していることは周知である。
ハの各チップの電気的特性を測定して不良品に磁気イン
クを付着するかレーザーマーカで印を付けて、良品と区
別していることは周知である。
しかしＥＦＲＯＭ等の不揮発性メモリ装置では第３図に
示す如く、データの書き込みをした後データの書き込み
検査（第１回目）を行い、高温で不揮発性メモリ装置を
ベーキングし、データの保持検査（第２回目）を行って
いる。
示す如く、データの書き込みをした後データの書き込み
検査（第１回目）を行い、高温で不揮発性メモリ装置を
ベーキングし、データの保持検査（第２回目）を行って
いる。
（ハ）発明が解決しようとする課題
上述した従来の不揮発性メモリ装置では、書き込み検査
とデータ保持検査の２回の検査を必要とし、書き込み検
査で不良となったチップについてもデータ保持検査を繰
り返し行い、不良チップについてデータ保持検査を行う
時間が無駄となる問題点を有していた。
とデータ保持検査の２回の検査を必要とし、書き込み検
査で不良となったチップについてもデータ保持検査を繰
り返し行い、不良チップについてデータ保持検査を行う
時間が無駄となる問題点を有していた。
（ニ）課題を解決するための手段
本発明は斯上した問題点に鑑みてなされ、第１回目の書
き込み検査の後に不良となるチップのヒユーズを溶断す
ることにより従来の問題点を解決した不揮発性メモリ装
置の測定方法を実現するものである。
き込み検査の後に不良となるチップのヒユーズを溶断す
ることにより従来の問題点を解決した不揮発性メモリ装
置の測定方法を実現するものである。
（＊）作用
本発明に依れば、不揮発性メモリ装置を先ず書き込み検
査を行い、不良となるチップにはテストパッドと通常パ
ッド間に設けたポリシリコンのヒユーズを溶断しておき
、次のデータ保持検査のとき先ずこのヒユーズの導通を
確認し、遮断しているチップについてはデータ保持検査
を行なわないことにより測定時間を大幅に短縮する点に
特徴を有する。
査を行い、不良となるチップにはテストパッドと通常パ
ッド間に設けたポリシリコンのヒユーズを溶断しておき
、次のデータ保持検査のとき先ずこのヒユーズの導通を
確認し、遮断しているチップについてはデータ保持検査
を行なわないことにより測定時間を大幅に短縮する点に
特徴を有する。
（へ）実施例
本発明の一実施例を第１図および第２図を参照して詳述
する。
する。
第１図に本発明に用いるヒユーズの上面図を示す。半導
体基板（１）はＰ型シリコン基板より成り、この基板（
１）内にＥＰＲＯＭを構成するプロティングゲートを有
する周知のＭＯＳ Ｆ ＥＴが形成されている。そして
各チップの周辺にはアドレスデータやＩ１０データを入
力するための通常のポンディングパッド（２）が配列き
れている。
体基板（１）はＰ型シリコン基板より成り、この基板（
１）内にＥＰＲＯＭを構成するプロティングゲートを有
する周知のＭＯＳ Ｆ ＥＴが形成されている。そして
各チップの周辺にはアドレスデータやＩ１０データを入
力するための通常のポンディングパッド（２）が配列き
れている。
本発明の特徴はこの通常のポンディングパッド（２）と
テストパッド（３）間にポリシリコンより成るヒユーズ
（４）を設けた点にある。ヒユーズ（４）はＭＯＳＦＥ
Ｔのゲート電極等と同時に形成され、その形状は両端を
両ポンディングパッド（２）（３）とオーミンク接触し
、中央部は細く形成して微小電流で溶断できる様になっ
ている。
テストパッド（３）間にポリシリコンより成るヒユーズ
（４）を設けた点にある。ヒユーズ（４）はＭＯＳＦＥ
Ｔのゲート電極等と同時に形成され、その形状は両端を
両ポンディングパッド（２）（３）とオーミンク接触し
、中央部は細く形成して微小電流で溶断できる様になっ
ている。
次に本発明の測定方法を第２図を参照して説明する。
先ずウェハー状の不揮発性メモリ装置を完成した後、各
メモリセルにデータの書き込みを行う。
メモリセルにデータの書き込みを行う。
その後第１回目の書き込み検査を行い、各メモリセルに
データの書き込みが正しく書き込まれたか否かのチエツ
クを全チップを対象に行う。この書き込み検査は通常の
ボンディング用パッド（２）にプローブを接触させ、テ
ストパッド（３）とヒユーズ＜４）で接続された通常パ
ッド（２）についてはテストパッド（３）にプローブを
接触させる。この書き込み検査で不良と判定されたチッ
プについてはプローブを通して電流を流し、ヒユーズ（
４）の溶断を行う。従ってテストパッド（３）は電源用
の通常パッド（２）と接続するのが、電流が流し易く便
利である。
データの書き込みが正しく書き込まれたか否かのチエツ
クを全チップを対象に行う。この書き込み検査は通常の
ボンディング用パッド（２）にプローブを接触させ、テ
ストパッド（３）とヒユーズ＜４）で接続された通常パ
ッド（２）についてはテストパッド（３）にプローブを
接触させる。この書き込み検査で不良と判定されたチッ
プについてはプローブを通して電流を流し、ヒユーズ（
４）の溶断を行う。従ってテストパッド（３）は電源用
の通常パッド（２）と接続するのが、電流が流し易く便
利である。
続いて不揮発性メモリ装置をウェハー状のまま高温槽に
入れ、高温ベーキングを行う。この高温ベーキングは各
メモリセルに記憶されたデータが消去するか否かを試す
ものであり、悪い環境下に不揮発性メモリ装置を置くも
のである。
入れ、高温ベーキングを行う。この高温ベーキングは各
メモリセルに記憶されたデータが消去するか否かを試す
ものであり、悪い環境下に不揮発性メモリ装置を置くも
のである。
更に高温ベーキングの後、第２回目のデータ保持検査を
行う、この検査は本発明め特徴とする点であり、先ず通
常のパッド（２）およびテストパッド（３）にプローブ
を接触させ、ヒユーズ（４）の溶断のチエツクをした後
にヒユーズ（４）の残存したチップについてのみデータ
の保持の有無をチエツクして良否を判定している。この
結果第１回目の検査で既に不良となったチップについて
は第２回目の検査を省略できるので、第２回目の検査時
間を短縮できる。
行う、この検査は本発明め特徴とする点であり、先ず通
常のパッド（２）およびテストパッド（３）にプローブ
を接触させ、ヒユーズ（４）の溶断のチエツクをした後
にヒユーズ（４）の残存したチップについてのみデータ
の保持の有無をチエツクして良否を判定している。この
結果第１回目の検査で既に不良となったチップについて
は第２回目の検査を省略できるので、第２回目の検査時
間を短縮できる。
以上の検査で良否と判定されたチップはダイシングした
後に組立てられる。このときリードとの接続を行うボン
ディングワイヤは通常のパッド（２）に接続され、テス
トパッド（３）およびヒユーズ（４〉は利用されない。
後に組立てられる。このときリードとの接続を行うボン
ディングワイヤは通常のパッド（２）に接続され、テス
トパッド（３）およびヒユーズ（４〉は利用されない。
（ト）発明の効果
本発明に依れば、第１回目の書き込み検査時に不良のチ
ップのヒユーズ（４）を溶断して電気的な良否の印を残
すので、第２回目のデータ保持検査時にヒユーズ（４）
の導通に良品のみの検査をするだけで検査を終了でき、
第２回目の検査時間を大幅に短縮できる利点を有する。
ップのヒユーズ（４）を溶断して電気的な良否の印を残
すので、第２回目のデータ保持検査時にヒユーズ（４）
の導通に良品のみの検査をするだけで検査を終了でき、
第２回目の検査時間を大幅に短縮できる利点を有する。
第１図は本発明に用いるヒユーズを説明する上面図、第
２図および第３図は本発明および従来の不揮発性メモリ
装置の測定方法を説明するフローチャート図である。 （１）は半導体基板、 （２）は通常のパッド、（３〉
はテストパッド、 （４）はヒユーズである。
２図および第３図は本発明および従来の不揮発性メモリ
装置の測定方法を説明するフローチャート図である。 （１）は半導体基板、 （２）は通常のパッド、（３〉
はテストパッド、 （４）はヒユーズである。
Claims (1)
- （１）不揮発性メモリ装置の書き込み検査をする工程、 前記書き込み検査で不良となるチップにはテストパッド
と通常パッド間に設けたポリシリコンより成るヒューズ
を溶断する工程、 前記不揮発性メモリ装置を高温雰囲気にさらす工程、 前記不揮発性メモリ装置のデータ保持検査を前記ヒュー
ズの残存したチップのみ行う工程とを具備することを特
徴とする不揮発性メモリ装置の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34121289A JPH03200347A (ja) | 1989-12-27 | 1989-12-27 | 不揮発性メモリ装置の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34121289A JPH03200347A (ja) | 1989-12-27 | 1989-12-27 | 不揮発性メモリ装置の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03200347A true JPH03200347A (ja) | 1991-09-02 |
Family
ID=18344248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34121289A Pending JPH03200347A (ja) | 1989-12-27 | 1989-12-27 | 不揮発性メモリ装置の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03200347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821834B1 (ko) * | 2006-11-29 | 2008-04-14 | 동부일렉트로닉스 주식회사 | 폴리 퓨즈를 구비한 테스트 패턴 |
-
1989
- 1989-12-27 JP JP34121289A patent/JPH03200347A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821834B1 (ko) * | 2006-11-29 | 2008-04-14 | 동부일렉트로닉스 주식회사 | 폴리 퓨즈를 구비한 테스트 패턴 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918107A (en) | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice | |
| CN1285111C (zh) | 集成电路芯片和晶片及其制造和测试方法 | |
| US6320201B1 (en) | Semiconductor reliability test chip | |
| US6600171B1 (en) | Semiconductor component and system for fabricating contacts on semiconductor components | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JPS5948933A (ja) | 半導体不揮発性記憶装置の検査方法 | |
| JPH05267415A (ja) | 半導体装置 | |
| JP2002313859A (ja) | 非破壊検査方法および装置ならびに半導体チップ | |
| JPH03200347A (ja) | 不揮発性メモリ装置の測定方法 | |
| JPH0580824B2 (ja) | ||
| CN101251571A (zh) | 晶圆测试方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH03200349A (ja) | 不揮発性メモリ装置の測定方法 | |
| JPS5937866Y2 (ja) | 半導体ｉｃメモリ | |
| JPH0548625B2 (ja) | ||
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| US20080122446A1 (en) | Test pattern | |
| JPS61256647A (ja) | 半導体装置の検査方法 | |
| JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH02299216A (ja) | 半導体装置 | |
| JPH0290549A (ja) | 半導体装置 | |
| JPH0325948A (ja) | 半導体集積回路 | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH05304192A (ja) | 半導体ウェーハおよびその検査方法 |