JPH0325948A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0325948A JPH0325948A JP16154289A JP16154289A JPH0325948A JP H0325948 A JPH0325948 A JP H0325948A JP 16154289 A JP16154289 A JP 16154289A JP 16154289 A JP16154289 A JP 16154289A JP H0325948 A JPH0325948 A JP H0325948A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- pads
- integrated circuit
- semiconductor integrated
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000002950 deficient Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にその動作機能の検
査の結果、良・不良を認識する手段に関するものである
． 〔従来の技術〕 従来、半導体集積回路の製造において、ウェーハに形成
された後工程でチップに切離されるチップ領域の良、不
良検査は、ウエーハプローバーを用いて行われていた．
この場合、不良のチップ領域に対してはインク又はスク
ラッチマーク（探針端での引掻き傷〉をつけ、チップに
切断した後にこのマークの外観検査にて良，不良チップ
の選別を行なっていた。
査の結果、良・不良を認識する手段に関するものである
． 〔従来の技術〕 従来、半導体集積回路の製造において、ウェーハに形成
された後工程でチップに切離されるチップ領域の良、不
良検査は、ウエーハプローバーを用いて行われていた．
この場合、不良のチップ領域に対してはインク又はスク
ラッチマーク（探針端での引掻き傷〉をつけ、チップに
切断した後にこのマークの外観検査にて良，不良チップ
の選別を行なっていた。
上述したように、従来はインク又はスクラッチにて半導
体チップ上にマーキングし、マークの有無で良，不良チ
ップを選別していたため、マーキングの際のインク又は
シリコン屑等による周辺チップへの汚染、マーキング工
程増（乾燥・外観検査等）、及びマーク検知時の信頼性
低下から自動化への障害になるという欠点がある． 〔課題を解決するための手段〕 本発明の半導体集積回路は、半導体チップの電極と外部
引出しリードとを電気的に接続するためのボンディング
パッドの一つと隣のボンディングパッドとの間にヒュー
ズを設けたことを特徴とする。
体チップ上にマーキングし、マークの有無で良，不良チ
ップを選別していたため、マーキングの際のインク又は
シリコン屑等による周辺チップへの汚染、マーキング工
程増（乾燥・外観検査等）、及びマーク検知時の信頼性
低下から自動化への障害になるという欠点がある． 〔課題を解決するための手段〕 本発明の半導体集積回路は、半導体チップの電極と外部
引出しリードとを電気的に接続するためのボンディング
パッドの一つと隣のボンディングパッドとの間にヒュー
ズを設けたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）．（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
Ａ−Ａ’線断面図である。
シリコン基板１の上に酸化膜２を設け、その表面に多結
晶シリコンで抵抗値１００Ω程度のヒコ，ーズ３を形成
する。層間絶縁膜４を堆積し、ヒューズ３の両端部近傍
にコンタクト孔６をあける。
晶シリコンで抵抗値１００Ω程度のヒコ，ーズ３を形成
する。層間絶縁膜４を堆積し、ヒューズ３の両端部近傍
にコンタクト孔６をあける。
Ａ ．Ｑ配線５とバッド８ａ，８ｂとを同時に形戒し、
コンタクト孔６を通してヒューズ３と接続することによ
り二つのバッド８ａ，８ｂを電気的に接続する。
コンタクト孔６を通してヒューズ３と接続することによ
り二つのバッド８ａ，８ｂを電気的に接続する。
半導体集積回路チップの機能検査の結果不合格となった
場合、検査終了と同時にパツド８ａと８ ｂとにブロー
ビング用探針を用いて１００＋ａＡ前後の電流を流しヒ
ューズ３を溶断させる．このヒューズ３の電気的導通・
不導通の情報は、以降の半導体集積回路チップのマウン
ト前に、これを電気的に検知することにて、チップ良・
不良の選別をすることができる。
場合、検査終了と同時にパツド８ａと８ ｂとにブロー
ビング用探針を用いて１００＋ａＡ前後の電流を流しヒ
ューズ３を溶断させる．このヒューズ３の電気的導通・
不導通の情報は、以降の半導体集積回路チップのマウン
ト前に、これを電気的に検知することにて、チップ良・
不良の選別をすることができる。
〔発明の効果〕
以上説明したように本発明は半導体集積回路チップに電
気的検知が可能な良・不良チ・ノブ認識用ヒューズを設
け、電気的導通テストの実施を可能としたので、良・不
良チップの選別における完全自動化等が可能となり、工
数低減、マーキングにおいて汚染の防止が達成できると
いう効果を有する。
気的検知が可能な良・不良チ・ノブ認識用ヒューズを設
け、電気的導通テストの実施を可能としたので、良・不
良チップの選別における完全自動化等が可能となり、工
数低減、マーキングにおいて汚染の防止が達成できると
いう効果を有する。
第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・ヒュ
ーズ、４・・・層間絶縁膜、５・・・Ａ１配線、６・・
・コンタクト孔、７・・・カバー絶縁膜、８ａ，８ｂ・
・・ノ＼・ンド．
Ａ−Ａ’線断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・ヒュ
ーズ、４・・・層間絶縁膜、５・・・Ａ１配線、６・・
・コンタクト孔、７・・・カバー絶縁膜、８ａ，８ｂ・
・・ノ＼・ンド．
Claims (1)
- 半導体チップの電極と外部引出しリードとを電気的に接
続するためのボンディングパッドの一つと隣のボンディ
ングパッドとの間にヒューズを設けたことを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16154289A JPH0325948A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16154289A JPH0325948A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325948A true JPH0325948A (ja) | 1991-02-04 |
Family
ID=15737083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16154289A Pending JPH0325948A (ja) | 1989-06-23 | 1989-06-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299466A (ja) * | 1991-09-10 | 1993-11-12 | Nec Corp | 半導体チップ構造およびその製造方法 |
| US5661330A (en) * | 1995-03-14 | 1997-08-26 | International Business Machines Corporation | Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses |
-
1989
- 1989-06-23 JP JP16154289A patent/JPH0325948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299466A (ja) * | 1991-09-10 | 1993-11-12 | Nec Corp | 半導体チップ構造およびその製造方法 |
| US5661330A (en) * | 1995-03-14 | 1997-08-26 | International Business Machines Corporation | Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448783B1 (en) | Method of inspecting semiconductor chip with projecting electrodes for defects | |
| US6727719B2 (en) | Piercer combined prober for CU interconnect water-level preliminary electrical test | |
| JPH0325948A (ja) | 半導体集積回路 | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| JPH07169806A (ja) | 半導体集積回路の検査方法 | |
| US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
| JPH0580824B2 (ja) | ||
| JPH06216207A (ja) | ウエーハの検査方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPS59175739A (ja) | 半導体素子の選別方法 | |
| KR100676612B1 (ko) | 반도체 소자의 패드 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH0689929A (ja) | 集積回路装置の試験方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS59175738A (ja) | 半導体装置 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH06174774A (ja) | Ｔａｂフィルムキャリアテープの電気検査方法 | |
| JPH0230156A (ja) | 半導体装置 | |
| KR100255558B1 (ko) | 반도체칩의 본드패드 구조 | |
| JPH02165649A (ja) | プローブカード | |
| JPH01194434A (ja) | 半導体集積回路装置 | |
| JP2003179106A (ja) | 半導体素子配線切断器具 | |
| KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
| JPS6018928A (ja) | 半導体装置 |