JPH03201438A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、多層配線構造を有する゛Ｆ導体装置の製造
方法に関するものであり、特に、耐クラツク性に優れ、
かつ平坦性の良奸な層間膜が得られるように改良された
、多層配線構造をＨする半導体装置の製造方法に関する
ものである。

［従来の技術］ 半導体装置の高集積・多機能化に伴い、多ｊ□□□配線
＋１のものか採用されてきており、この多層配線技術は
、今後、重要な技術の１つとなっている。

第２図は、従来の多層配線構造を６するダイナミックラ
ンダムアクセスメモリ（以下、ＤＲＡＭと略す）のメモ
リセル部の断面（；■逍を示す図である。なお、このメ
モリセルは１つのＭＯＳトランジスタと１つのキャパシ
タにより構成されており、キャパシタにはスタックド・
キャパシタと呼ばれる構造が採用され、積層化により１
ｆＬｉ債を失効的に大きくして大容量化か図られている
。ｐ　型のシリコン裁板１の土山に、素子−６７１域を
他の素子領域から分離するためのフィールド酸化膜２が
形成されている。シリコン基板１の活性領域の主面には
、ｎ型拡散層であるソース３とドレイン４が形成されて
いる。ソース３とドレイン４にまたがるように、ゲート
酸化膜５を介して、多桔＾晶シリコンよりなるゲート７
シ極６か形成され、ｎチャネル型ＭＯＳトランジスタか
）１，１．成される。ゲート電極６は、ワード線として
働いている。ゲート７ｕ極６を覆うように、層間絶級膜
としてのシリコン酸化膜７か形成されている。シリコン
酸化膜７には、ドレイン４の表面を露出させるコンタク
ｉ・ホール８が形成されている。コンタクトホール８を
介して、多拮品シリコンよりなるストレージノード９か
ドレイン４に接続されている。ストレージノード９の上
を田うように、シリコン窒化膜よりなる高誘電体膜］０
が設けられる。さらに、高Ｊ８電体膜１０の上を田うよ
うにセルプレーｉ・１１が設けられ、スタックド・キャ
パシタかｔ１１１′、成される。セルブレト１１を覆う
ように、金山にスムースコート膜１２が被覆されている
。スムースコート膜１２およびシリコン酸化膜７には、
ソース３の表面を露出させるためのコンタクトホール１
３が形成される。スムースコー１−１１Ｚ　１２の上に
はビット線となる下層のアルミニウム膜１４か形成され
、アルミニウム膜１４はコンタクトホール］３を介して
ソス３に接続されている。下層のアルミニウム膜１４の
上には、上層の層間砲縁膜１５が形成されている。上層
の居間膜１５の上には、上層のアルミニウム膜１６か形
成されている。上層のアルミニウム膜１６を覆うように
、金山にパッジベージコン膜１７が形成されている。

次に、層間膜１５の横這を第３図を用いて、さらに詳細
に説明する。

第３図は、第２図におけるｌ［ｌ−ｌ１１腺に沿う断四
図である。

第３園を参ｊｊ４（して、シリコンＪ、１１の上にゲー
ト酸化膜５とシリコン酸化膜７とスムースコート膜１２
とからなるド１１４の層間１１Ｋ　１８が形成されてい
る。スムースコート膜１２の土にはド層のアルミニウム
膜］４の配線パターンが形成されている。

アルミニウム膜１４の配線パターンを葭うように、上層
の層間膜１５が設けられている。上層の層間膜１５は、
アルミニウム膜１４の配線パターンを田うように設けら
れた下ｊφのシリコン酸化膜１５ａと、シリコン酸化膜
１５ａの表面にできる四部を埋めるように、シリコン酸
化膜１５ａの上に設けられた塗布絶縁膜１５ｂと、塗了
１ｉ絶縁膜１５ｂの上に設けられた上層のシリコン酸化
膜１５ｃと、からなる積層横進である。上層の居間膜１
５の上には、上層のアルミニウム膜１６か形成され、ア
ルミニウム膜１６を覆うようにパッシベーション膜１７
が形成されている。上層の層間膜１５には、その上に形
成される上層のアルミニウム膜１６のバターニング性と
配線の信頼性を良（Ｉｊ′なものとするために、十分な
甲１１−］性か貧求される。そのために、上層の層間膜
１５は、上述のような積ｊ□□□侶迭とされる。

次に、上述した積１ｆｆｌ　＋ｉ“−１逍の上層の層間
膜１５の形成工程を、第４ＡＪ〜第４Ｄ図を参１：、４
１．て説明する。

１ｉ４Ａ図を参照して、シリコンｕ、ｔｌＮ１の上にシ
リコン酸化膜である、所定の膜厚の下層の層間膜１８（
ゲート酸化膜６＋シリコン酸化膜７＋スムスコート膜１
２）をＣＶＤ法により形成する。

次に、下層の層間膜１８の上に、たとえばスパッタ法に
より、５０００〜７０００Ａ捏度の膜厚の下層のアルミ
ニウム膜１４を形成する。その後、下層のアルミニウム
膜］４の上に、たとえばポジ型のレジストを塗布し、フ
ォトリソグラフィ技術によるパターニングを行ない、レ
ジストパターンを形成する（図示せず）。このレジスト
パターンをマスクにして、たとえば反応性イオンエツチ
ング（ＲＩ　Ｅ）を行ない、下層のアルミニウム膜１４
を選択的にエツチングすることにより、アルミニウム膜
１４の配線パターン１つを形成する（図面では３つの配
線パターンが示されている）。

次に、第４Ｂ図を参照して、配線パターン１９を覆うよ
うに、下層の層間膜１８の上に、所定の膜厚の下層のシ
リコン酸化膜１５ａを形成する。

シリコン酸化膜１５ａは、熱ＣＶＤ７ＡやプラズマＣＶ
Ｄ法により３００〜４５０　°Ｃの温度でシラン（Ｓｉ
Ｂ６）と酸素（０２）の浪合ガス、あるいはシランと皿
酸化窒素（Ｎ２０）のａｔ合ガスを反応ガスに用いて形
成される。このとき、ド層のシリコン酸化膜１５ａの裏
山は、配線パターン１９と配線パターン１つの間におい
て、窪む。すなイ〕ち、下層のシリコン酸化膜１５ａの
表向には四部２０が形成される。

次に、第４Ｃ図を参照して、下層のシリコン酸化膜１５
ａの表面にてきた四部２０を埋めるように、シリコン酸
化膜１’５ａの上に、たとえば四転塗布法により、シラ
ノール（Ｓ　ｉ　　（ＯＨ）　ｓ　）　”−ダを主成分
とする無機の９　（＋ｊ　８１縁膜１５ｂを形成する。

その後、１００〜３００℃の温度で数分間べ−りを行な
い、塗布絶縁膜１５ｂからアルコール″、ｑ−の溶剤を
蒸発させる。次に、たとえば４００℃以上の温度でベー
クを行なうことにより、塗布絶縁膜１５ｂを焼きしめ、
支足化させる。こうして、表向の平坦化が火災される。

次に、第４Ｄ−を参照して、塗布絶縁膜１５ｂの上全山
に、ド層のシリコン酸化膜１５ａの形成と同様の方法に
より、所定の）１受厚ををする上図のシリコン酸化膜１
５ｃを形成する。なお、上層の層間膜１５の膜１￥：は
、アルミニウム配線１４上て８０００〜１００００Ａｆ
Ｊｕ度である。

［発明が解決しようとするニ四粕］ 下層のＩｆｆ間膜１５の従来の製造方法は以上のように
（１４威されていたので、配線の微細化に伴って、以下
に述べるような問題点が牛、してきた。

すなわち、配線が微細化して配線間隔が狭くなり、サブ
ミクロン領域になると、第５図に示すように、配線パタ
ーン１９間の四部２０に溜まる塗布砲縁膜１５ｂの厚み
ｔ。が大きくなって、その後のベータによって、クラッ
ク２１か発生じてしまう。これは、塗布絶縁膜１５ｂが
４００°Ｃ以上のベークエ保て大きな外債収縮を赳こす
ことに赳因し、たとえば、シラノール（Ｓ　ｉ　　（Ｏ
Ｈ）　４　）等を主成分とする塗布絶縁膜１５ｂの場合
、ｊ〒ｂｔＬｌか０．０５μｍを越えるとクラック２１
が完！１ニジやすくなる。

このように、塗布絶縁膜１５ｂにクラック２１が発生す
ると、その上に上層のシリコン酸化膜１５Ｃを堆積する
際に、下地の形状が反映されて、上層のシリコン酸化膜
１５ｃの４；−＋＋１性が悪くなる。

その結果、第６図に示すように、上層のアルミニウム膜
１６が断線したりすることがあり、配線のＱ　１ｊｆｉ
性に大きな影響を及ぼす。

この発明は上記のような問題点を舶″決するためになさ
れたもので、耐クラツク性に優れ、かつ平担性の良好な
層間膜が得られるように改良された、多層配線構造を仔
する゛１先導体’Ａ置の製造方法を堤ｆ共することを口
「白とする。

［課題を角／ｉ決するための手段］ この発明に係る多層配線ｈｌｔ逍をＨする半導体装置の
製造方法によれば、まず、半ノ９体、！Ｌ仮の上に配線
パターンが形成される。配線パターンを覆うように土泥
半導体基板の上に絶縁膜か形成される。

絶縁膜の表面にできる四部を埋めるように、上記絶縁膜
の上に溶剤を含む塗布絶縁膜か塗布される。

その後、塗布絶縁膜から溶剤を蒸発させる。次に、塗Ｏ
ｉ絶縁膜を、上記四部に溜まる該塗布絶縁膜の厚みが、
焼きしめてもクラックを発生させない厚みになるまで、
エッチバックする。その後、塗布絶縁膜をベーキングす
ることによって、これを焼きしめる。

［作用コ この発明によれば、９　（＋ｉ　地縁膜をベーキングす
ることによって焼きしめる王楳に先立ち、塗−（＋ｉｋ
Ｂ縁膜を、四部に溜まる該絶縁膜の厚みが、焼きしめて
もクラックを発生させない厚みになるまでエッチバック
するので、クラックを発生させずに、良好な平坦性を有
する層間膜か得られる。

［丈施例］ 以ド、この発明の一丈施例を図について説明する。

第１Ａ図〜第１Ｆ図は、この発明の一実施例の工捏図で
あり、断ｉ１Ｊで表わされている。

第１Ａｌｄを参Ｉ（（シて、シリコン越板１の上に、下
層の層間膜１８を形成する。下層の層間膜１８の形成方
法については、第４Ａ図の説明のところて述べたとおり
であるので、その詳ＩＩＩな説明は省略する。

次に、下層の層間膜１８の上に、たとえばスパッタ法に
より、５０００〜７（１（１０，４程度の膜厚の下層の
アルミニウム膜１４を形成する。次に、前述したとおり
の方法て、７′ルミニウム膜１４の配線パターン１つを
形成する。

次に、第１Ｂ図を〕照して、配線パターン１９を泣うよ
うに、下層のＩｉ’ｉ間膜１８の上に、所走の膜＋ｙの
ド層のシリコン酸化膜１５ａを形成する。

シリコン酸化膜］、　５　ａは１．＋Ａ　ＣＶ　Ｄ法や
プラズマＣＶＤ法により３００〜４５０’Ｃのは１度で
シラン（Ｓ　ｌＨ４）と酸素（０２）の読合ガス、ある
いはシランと！■酸化窒素ＣＮ２０）の１ｌｌＪ　’Ｎ
ガスを反応ガスに用いて形成される。このとき、下ｊ□
□□のシフコン酸化膜１５ａの表面は、配線パターン１
つと配線パターン］９の間において、作む。すなわち、
下ｊ□□□のシリコン酸化１ｉ％　１５ａの表面にはｒ
Ｕ１部２０が形成される。

次に、第１Ｃ図を参照して、下層のシリコン酸化膜１’
５ａの表面にてきた凹部２０を狸めるように、シリコン
酸化膜１５ａの上に、たとえば四転塗布法により、シラ
ノール（Ｓ　ｉ　　（ＯＨ）　−）等を主成分とする無
機の塗（１ｉ絶縁膜１５ｂを形成する。

その後、１００〜３００℃の温度で数分間ベーキングを
行ない、塗布絶縁膜１５ｂからアルコール雰の病剤を蒸
発させる。このとき四部２０に溜まる塗布絶縁膜１５ｂ
の膜厚ｔ、は０．５μｍを越えてもよい。

次に、第１ＤＩＩを参照して、塗布絶縁膜１５ｂを、た
とえばフレオン（ＣＩ？４）と酸素（０２）の’ｌＪＡ
’６ガスを反応ガスとする等方性ドライエツチング法に
より、全面エッチバックする。このエッチハックは、凹
部２０に／ｌ？ｌまる塗布絶縁膜１５ｂの厚みｔ２が、
焼きしめてもクラックを発生させない厚み（この場合は
０．５μｎ１を越えない程度のｐ、１′み）になるまで
行なわれる。この場合、塗ＶＨｉ絶縁膜１５ｂのエツチ
ング速度が５０（］〜１０００Ａ／分のとき、制御性良
くエッチバックすることかできる。その後、塗（＋ｉ絶
縁膜１．５　ｂを焼きしめて安定化させるために、たと
えば４００℃以上の温度てベーキングを行なう。このと
きｔ２が０゜５μＩ１１以下であるため、従来のように
、塗布絶縁膜１５ｂにクラックが生しない。

次に、第１Ｅ図を参照して、塗布絶縁膜１５ｂを含むシ
リコン旦板１の上全山ｊに、所走の膜厚を有する上層の
シリコン酸化膜１５ｃを形成する。

シリコン酸化膜１５ｃは、熱ＣＶＤ法やプラズマＣＶＤ
法により′３００〜４５０℃の／Ａ！度でシラン（Ｓｉ
Ｈ＜）と酸素（０２）の氾合ガス、あるいはシランと皿
酸化窒素（Ｎ２０）の氾合ガスを反応ガスに用いて形成
される。なお、下層のシリコン酸化膜１５ａと塗布絶縁
膜１５ｂと上層のシリコン酸化膜１’５ｃとからなる上
層のｆ４間膜１５の膜厚は、下層のアルミニウム膜１４
の上で、８０００〜１００ＯＯＡ程度が奸ましい。こう
して、表向の牛用化か行なイ）れる。

次に、第１Ｆ図を参１４（して、上層の層間膜１５の上
に、上層のアルミニウム膜１６が１じ威される。

その後、上層のアルミニウム膜］６を葭うように、全面
ニパッシベーション膜］７が形成される。

なお、上記実施例では、下層のシリコン酸化膜１５ａお
よび上層のシリコン酸化膜１５ｃを熱ＣＶＤあるいはプ
ラズマＣＶＤ法で形成する場合を例示したが、他の方法
で形成してちよい。

また、上記実施例では、塗布絶縁膜としてシラノール（
Ｓ　ｉ　　（ＯＨ）　４　）を主成分とする無機塗１′
Ｉｉ絶縁膜を例示したが、イイ機塗１１ｉ絶紛膜、ある
いはシリコンラダーポリマー等の他の塗’６’ｉ絶紛膜
であっても同様の効果を実曳する。

また、上記実施例ではド雇配線膜および上層配線膜とし
てアルミニウムを用いた場合を例示したが、本発明はこ
れに限られるものでなく、両ノｊまたは一方の配線材料
がタングステン、モリブデン、チタン等の高融点金属や
これらのシリサイド（ＷＳｉ２．ＭｏＳｉ２．Ｔｉ５ｉ
２）あるいは多結晶シリコン配線であっても同様の効果
を実現する。

また、上記実施例では２雇描逍となる配線膜について説
明したが、本発明はこれに限定されるものでなく、さら
に多層化された場合にも適用され得る。

［発明の効果コ 以上説明したとおり、この発明によれば、塗布絶縁膜を
ベーキングすることによって焼きしめる工程に先立ち、
塗布（色縁膜を、四部に溜まる該塗ｎ１絶繰膜のｊｌみ
が、焼きしめてもクラックを発生させない厚みになるま
でエッチバックし、続いて塗布絶縁膜を現きしめ安定化
させるためのベーキングを行なうようにしたので、クラ
ックを発生させずに良なｒな手相性を（ｊ−するＩ＜４
間膜がｉすられ、ひいてはサブミクロンレベルの配線パ
ターンの手相化が可能となる。そのため、バターニング
の安定性は向上し、断線等を生じない信頼性の高い配線
を形成することができる。その結果、高信頼性の多層配
線描込をＨするＦ”９体装置が得られるという効果を臭
する。

４、図面のｆｉｔｉ　／、ｌｌな説明 第１Ａ図〜第１Ｆ図は、この発明の一犬施飼に係る多層
配線描逍を−ａする１す９体装置の製造方法の工挫図で
あり、Ｉｔｌｉ　ｄｍ図で表わされている。

第２図は、従来の、多層配線ｔＶＩａを−ＧするＤＲＡ
Ｍのメモリセル部の断面図である。

第３図は、第２図におけるＩＩＩ−ｍ線に沿う断面図で
ある。

第４Ａ図〜第４Ｄ図は、第３図に示す従来の半導体装置
の上層の肋間１１％の形成工程を示したものであり、断
面図で表わされている。

第５図および第６園は、従来の層間ＩＬ＋形成方法の問
題点を示す図である。

図において、１はシリコン風板、１５ａは下層のシリコ
ン酸化膜、１５ｂは’１＝Ｉ′Ｉｉｉ色縁膜、１５ｃは
上層のシリコン酸化膜、１つは配線パターン、２０は凹
部、ｔ２は凹部に留る塗布絶縁膜の厚みである。

なお、各図中、同一初号は同一または相当部分を示す。

代狸人　大音ｊｊ９雄 やに 搗装 係１ 第 １図 Ｃ 」−メｋＩＩＩ〉シ〕、ンＥ０ｔイこＤＬｌも 纜 鳥６図 幀 ０　の 鍍

Claims (1)

1. 【特許請求の範囲】 半導体基板の上に配線パターンを形成する工程と、 前記配線パターンを覆うように前記半導体基板の上に絶
   縁膜を形成する工程と、 前記絶縁膜の表面にできる凹部を埋めるように、前記絶
   縁膜の上に溶剤を含む塗布絶縁膜を塗布する工程と、 前記塗布絶縁膜から溶剤を蒸発させる工程と、前記塗布
   絶縁膜を、前記凹部に溜まる該塗布絶縁膜の厚みが、焼
   きしめてもクラックを発生させない厚みになるまで、エ
   ッチバックする工程と、前記塗布絶縁膜をベーキングす
   ることによって、該塗布絶縁膜を焼きしめる工程と、 を備えた多層配線構造を有する半導体装置の製造方法。