JPH03201826A - アナログ／ディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高速アナログ／ディジタル変換器に釦いて、
電源電圧変動を検出しディジタルデータを補正すること
により、電源電圧変動によるアナログ／ディジクル変換
誤差を軽減することを特徴としたアナログ／ディジタル
変換器に関するものである。

従来の技術 従来より、映像信号等のように高い周波数信号をアナロ
グ／ディジタル変換するために、二つの変換方式が使用
されてきた。一方が完全並列比較型アナログ／ディジタ
ル変換器であシ、もう一方が直並列比較型アナログ／デ
ィジタル変換器である。

以下、図面を参照しながら、前記完全並列比較型アナロ
グ／ディジタル変換器及び直並列比較型アナログ／ディ
ジタル変換器の動作について説明を行う。

第３図に従来の完全並列比較型アナログ／ディジタル変
換器を示す。ここでは４ｂｉｔ分解能のものを例として
説明する。第３図にお・いて、３０１は基準電圧分割抵
抗群であシ、３０２は電圧比較器群であり、３０３は電
圧比較結果から入力電圧位置信号に変換する位置検出論
理回路であシ、３０４は入力電圧位置信号を４ｂ’ｉｔ
ディジタμデ−タに変換するエンコーダである。

完全並列比較型アナログ／ディジタル変換器とは、分解
能に応じた数の電圧比較器を並列に用いるものであり、
一般にＮビットの分解能を得るのに（２Ｎ−１）個の電
圧比較器が必要である。

電圧比較器群３０２の電圧比較器の基準電圧端子（図中
にｒｅｆと示す。以下の説明で（ｒｅｆ）は図中に示さ
れた電圧比較器の基準電圧端子を指すものとする。）に
は、基準電圧Ｖｒｅｆ　を基準電圧分割抵抗群３０１に
より抵抗分割した（２”−１）種の電圧が入力される。

捷た、全ての電圧比較器の入力電圧端子（図中にｉｎ　
　と示す。以下の説明で（ｉｎ）は電圧比較器の入力電
圧端子を指すものとする。）は共通に接続されアナログ
信号Ｖｉｎが入力される。これらの電圧比較器の比較結
果は位置検出論理回路３０３．エンコーダ３０４によっ
てディジタルデータに変換される。

次に、直並列比較型アナログ／ディジタル変換器の基本
例の概要を説明する。

第４図は直並列比較型アナログ／ディジタル変換器を示
すものである。ここでは４ｂｉｔ分解能のものを例とし
て説明する。第４図に釦いて４０１は基準電圧分割抵抗
群であり、４０２は上位電圧比較器群であシ、４０３は
下位電圧比較器群であり、４０４は上位電圧比較結果を
上位位置信号に変換する上位位置検出論理回路であり、
４０６は下位電圧比較結果を下位位置信号に変換する下
位位置検出論理回路であシ、４Ｑ６は上位位置信号を上
位ディジクルデータに変換する上位エンコーダであり、
４０７は下位位置信号を下位ディジタルデータに変換す
る下位エンコーダであう、４０８は下位電圧選択スイッ
チ群である。完全並列比較型アナログ／ディジタル変換
器は１ステツプでアナログ／ディジタル変換するのであ
るが、直並列比較型アナログ／ディジタル変換器は複数
ステップでアナログ／ディジタル変換を行う。上位電圧
比較器群４０２の電圧比較器の基準電圧端子（ｒｅｆ）
には、基準電圧Ｖ　ｒ　ｅ　ｆを基準電圧分割抵抗群で
抵抗分割した電圧のうち、上位基準電圧に和尚する電圧
が入力される。上位電圧比較器群４０２の電圧比較器の
入力電圧端子（ｉ、）は共通に接続されアナログ信号Ｖ
ｉｎ　が入力される。上位電圧比較器群４０２の出力は
上位位置検出論理回路４０４に、入力される。上位位置
検出論理回路４０４の出力は上位エンコーダ４０６と下
位電圧選択スイッチ群４０８に入力される。上位エンコ
ーダ４０６からは上位ディジタルデータが出力され、下
位選択スイッチ群４０８では上位位置検出論理回路４０
４のデータに基づいて下位基準電圧が選択される。下位
電圧比較器群４０３の基準電圧入力端子（ｒｅｆ）には
上位比較の結果に基づいた電圧が入力される。捷た、下
位電圧比較器群４０３の入力電圧端子（ｉｎ）にもアナ
ログ入力信号Ｖｉｎ　が入力される。

下位電圧比較器群４０３の出力は下位位置検出論理回路
４０６に入力される。下位位置検出論理回路４０５の出
力は下位エンコーダ４０７に入力される。下位エンコー
ダ４０７からは下位ディジタルデータが出力される。

直並列比較型アナログ／ディジタル変換器は上述した基
本例の他に、現在様々なシステム構成が発表されている
。

これらの完全並列比較型アナログ／ディジタル変換器、
直並列比較型アナログ／ディジタル変換器に使用される
電圧比較器の形式として、■差動型、■インバータチョ
ッパー型、■差動チョッパー型がある。

上記３種類の電圧比較器のなかで電源電圧変動の影響を
最も受けるのはインバータチョッパー型電圧比較器であ
る。しかしながら、インバータチョッパー型電圧比較器
は、小さな回路面積で実現出来、しかも、オフセットが
小さく、高速で比較が出来ることから、アナログ／ディ
ジタル変換器などの大規模集積回路に使用されてきた。

また、通常、直並列比較型アナログ／ディジタル変換器
はサンプルホールド回路を必要とするが、インノく一タ
チョッパー型電圧比較器を使った場合、電圧比較器自体
がサンプルホールド回路を持たすことができるので、特
にサンプルホールド回路を付加する必要が無いといった
利点もある。

インバータチョッパー型電圧比較器の概要を説明する。

第５図はインバータチョッパー型電圧比較器の基本例を
示すものである。

第１の端子にアナログ信号Ｖ　ｉ　ｎ　　が接続される
スイッチ１と、第１の端子に基準電圧Ｖ　ｒ　ｅ　ｆが
接続されるスイッチ２と、第１の端子にスイッチ１及び
スイッチ２の第２端子が接続されるコンデンサ１と、入
力端子にコンデンサ１の第２端子及びスイッチ３の第１
の端子が接続されるインバータ１と、第１の端子にイン
バータ１の出力端子及びスイッチ３の第２の端子が接続
されるコンデンサ２と、入力端子にコンデンサ２の第２
端子及びスイッチ４の第１の端子が接続されるインバー
タ２と、入力端子にスイッチ４の第２の端子及びインバ
ータ２の出力端子が接続され、出力端子が出力電圧Ｖｏ
ｕｔとなるインバータ３から戒る。

以上のように構成されたインバータチョッパー型電圧比
較器について、以下その動作について説明する。

インバータチョッパー型電圧比較器はサンプルモードと
比較モードを有する。

サンプルモード時、スイッチ１．スイッチ３゜スイッチ
４がＯＮしコンデンサ１にＶｉｎ−ＶＢ　が充電される
（ここでＶＢはインバータのスレッショルド電圧である
。）。

比較モード時、スイッチ１．スイッチ３．スイッチ４が
○Ｉ’Ｆ　　Ｌスイッチ２がＯＮする。この時、インバ
ータ１の入力電圧（Ｖａ）がＶａ＝Ｖｒ　ｅ　ｆ　−Ｖ
ｉ　ｎ＋■となる。この電圧はインバータ１のスレッシ
ョルド電圧ＶＢと比較され、その比較値はインバータ１
、インバータ２．インバータ３によってロジックレペ／
Ｌ／１で増幅される。インバータ３の出力ｖＯはＶｏｕ
ｔ＝Ａ（Ｖｒｅｆ−Ｖｉｎ）＋ＶＢとなる（Ａはインバ
ータ１．インバータ２．インバータ３の増幅率とする。

ここでＡ　（ｏである。）。例えばＶｉｎ）Ｖｒｅ（な
らば、Ｖａ（ＶＢとなり、インバータ３の出力はＨｉ　
ｇｈレペｐとなシ、比較出力を行う。Ｖ　ｉ　ｎ（Ｖ　
ｒ　ｅ　ｆならば、比較出力はＬｏｗ　　レベルとなる
。このようにして、２つの入力電圧の比較が行われる。

発明が解決しようとする課題 しかしながら、前記３種の電圧比較器には電源電圧の変
動によって比較結果に誤差を発生するという問題点があ
る。従って、このような電圧比較器を使用したアナログ
／ディジタル変換器に於ても、電源電圧変動による変換
誤差発生という問題縣が存在した。特に、インバータチ
ョッパー型電圧比較器は電源電圧変動に非常に弱い。そ
のため、インバータチョッパー型電圧比較器を使用した
アナログ／ディジタル変換器は電源電圧変動に非常に弱
いという、重大な欠点が存在した。

ここでは、特に問題となるインバータチョッパー型電圧
比較器を例にとって、電源電圧変動による比較誤差発生
メカニズムを説明する。

電源電圧変動、つ１す、Ｖｃｃ　　が変動した場合、イ
ンバータのスレショルド電圧ＶＢも変化する。

サンプルモード時と比較モード時で電源電圧が変化した
場合、各モードでのインバータスレッショルド電圧も異
なる。ここで、サンプルモード時のスレショルド電圧を
ｖＢｌ、比較モード時のスレッショルド電圧をＶＢ２と
すると比較エラーは次のように説明される。サンプルモ
ードではコンデンサ１にＶｉｎ−ＶＢｌが充電される。

比較モードではＶａ＝Ｖ　ｒ　ｅ　ｆ　−Ｖ　ｉ　ｎ十
ＶＢ１　とＶＢ２との比較が行ワレル。Ｖｏ＝Ａ（Ｖｒ
ｅｆ−Ｖｉｎ＋ＶＢ１−ＶＢ２）＋ＶＢ２となう、ＶＢ
２≠ｖＢ１であったならばＪＶＢ＝ＶＢ１−ＶＢ２　　
の比較エラーが生じる。これがインバータチョッパー型
電圧比較器のエラー発生原理である。ここで比較エラー
、ｆｌｆＶＢは電源電圧変動ＪＶＣＣの約半分程度であ
り、エラー量は非常に大きい。

次に、インバータチョッパー型電圧比較器を完全並列比
較型あるいは直並列比較型のアナログ／ディジタル変換
器に使用した場合のアナログ／ディジタル変換誤差発生
メカニズムを説明する。

完全並列比較型あるいは直並列比較型のアナログ／ディ
ジタル変換器の電源電圧が変動し、インバータチョッパ
ー型電圧比較器のサンプルモードと比較モードで異なっ
た値を持った場合、アナログ／ディジタル変換器内部の
全てのインバータチョッパー型電圧比較器に比較エラー
ＪＶＢが生じる。また、ディジタルデータはインバータ
チョッパー型電圧比較器の比較結果に基づいて出力され
るので、ディジタルデータもまたＪＶＢの変換エラーを
出力してし１う。

ここではインバータチョッパー型電圧比較器を例にとっ
て説明したが、差動型、差動チョッパー型等、電源電圧
変動によって比較誤差が発生する電圧比較器を使用した
アナログ／ディジタル変換器には変換誤差が存在するの
は明らかである。

本発明は上記のような従来例の問題を除去し、解決する
ことを目的とするものである。

課題を解決するための手段 上記問題を解決するために、本発明は従来の完全並列比
較型あるいは直並列比較型アナログ／ディジタル変換器
に加えて、電源電圧変動を検出する電圧比較器群を備え
ると共に、アナログ／ディジタル変換器によって得られ
た電源電圧変動誤差を含むディジタルデータを電源電圧
変動を検出して得られた補正ディジタルデータを用いて
補正する為の電源電圧補正演算器を備えることを特徴と
したアナログ／ディジタル変換器。

作　　用 上記構成によれば電源電圧変動による比較誤差を有する
電圧比較器を使用したアナログ／ディジタル変換器に於
いても、電源電圧変動によるアナログ／ディジタル変換
誤差を除去することができる。

実施例 以下、本発明の一実施例を説明する。

本発明は完全並列比較型アナログ／ディジタル変換器、
直並列比較型アナログ／ディジタル変換器共に適用でき
る。

ここでは、１ず、完全並列比較型アナログ／ディジタル
変換器に適用した場合を例にとって説明する。

第１図に本発明による一実施例を示す。

第１図は本発明の電源電圧変動補正機能を有する完全並
列比較型アナログ／ディジタル変換器である。ここでは
４ｂｉｔ分解能のものを例にとって説明する。第１図に
釦いて、１０１は基準電圧分割抵抗群であシ、１０２は
電圧比較器群であシ、１０３は位置検出論理回路であり
、１０４はエンコーダであう、１０５は電源電圧変動電
圧比較器群であシ、１０６は電源電圧変動位置検出論理
回路であυ、１０７は電源電圧変動エンコーダであう、
１０８は電源電圧補正演算器である。

第１図に釦いて、１０２〜１０４は第３図で説明した完
全並列比較型アナログ／ディジタル変換器の構成と同じ
である。

以上のように構成された完全並列比較型アナログ／ディ
ジタル変換器について、以下その動作について説明する
。１０２〜１０４の動作は第３図で説明した従来の完全
並列比較型アナログ／ディジタル変換器と同じである。

電源電圧変動電圧比較器群１０５０基準電圧端子（ｒｅ
ｆ）には基準電圧分割抵抗群１０１によって分割された
中央部付近の分割電圧値、Ｖｒｅｆ（６）からＶｒｅｆ
（１１）ｔでか入力される。また電源電圧変動電圧比較
器群１０５の入力電圧端子（ｉｎ）には、基準電圧分割
抵抗群１０１の中央部の３ＡＲによって分割されたＶｙ
ｅｆ（８）とＶ　ｒ　ｅ　ｆ（９）の中間電圧が入力さ
れる。電源電圧変動電圧比較器群１０５は電圧比較器群
１０２で使用されているものと同じ形状の電圧比較器が
使用している。従って、システム電源電圧変動が発生し
た場合、全ての電圧比較器の電源電圧が変動し、全ての
電圧比較器に同じ比較誤差が発生する。

電源電圧変動電圧比較器群１０５では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路１０６に入力される。電源電圧変動位置検出論理回路
１０６の出力は電源電圧変動エンコーダ１０７に入力さ
れ電源電圧変動補正量に変換される。

第１表 上記第１表は前記電源電圧変動量に対応して前記電源電
圧変動エンコーダ１０了から出力される前記電源電圧変
動補正量を示すものである。その電源電圧変動補正量は
前記電源電圧変動量をこの補数であられしたものである
。電源電圧変動補正量は、従来の完全並列比較型アナロ
グ／ディジタル変換器によって変換された電源電圧変動
誤差を含むディジタルデータと電源電圧補正演算器１０
Ｂで補正処理を行うことによって、電源電圧変動誤差を
含１女いディジタルデータが得られる。

次に、直並列比較型アナログ／ディジタル変換器に適用
した例を説明する。

第２図は、本発明の電源電圧変動補正機能を有する直並
列アナログ／ディジタル変換器を示すものである。ここ
では４ｂｉｔ分解能のものを例にとって説明する。

第２図において、２０１は基準電圧分割抵抗群であり、
２０２は上位電圧比較器群であり、２０３は下位電圧比
較器群であり、２０４は上位位置検出論理回路であり、
２０５は下位位置検出論理図・路であシ、２０６は上位
エンコーダであシ、２０７は下位エンコーダであう、２
０８は下位電圧選択スイッチ群であシ、２０９は電源電
圧変動電圧比較器群であり、２１０は電源電圧変動位置
検出論理回路であυ、２１１は電源電圧変動エンコーダ
であり、２１２は電源電圧補正演算器である。

第２図において、２０２〜２０Ｂは第４図で説明した従
来の直並列比較型アナログ／ディジタル変換器の構成と
同じである。

以上のように構成された直並列比較型アナログ／ディジ
タル変換器について、以下その動作について説明する。

２０２〜２０Ｂの動作は第４図で説明した従来の直並列
比較型アナログ／ディジタル変換器と同じである。

電源電圧変動電圧比較器群２０９０基準電圧端子（ｒｅ
ｆ）には基準電圧分割抵抗群２０１によって分割された
、上位付近の分割電圧値、Ｖ　ｒ　ｅ　ｆ（１２）から
Ｖｒｅｆ（１５）ｔでが入力される。また電源電圧変動
電圧比較器群２０９の入力電圧端子（ｉｎ）には、基準
電圧分割抵抗群２ｏ１の上部付近でＲ／　２によって分
割されたＶｒｅｆ（１３）とＶｒｅｆ（１４）の中間電
圧が入力される。電源電圧変動電圧比較器群２０９は電
圧比較器群２０２で使用されているものと同じ形状の電
圧比較器が使用している。従って、システム電源電圧変
動が発生した場合、全ての電圧比較器の電源電圧が変動
する。

電源電圧変動電圧比較器群２０９では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路２１０に入力される。電源電圧変動位置検出論理回路
２１０の出力は電源電圧変動エンコーダ２１１に入力さ
れ電源電圧変動補正量に変換される。電源電圧変動補正
量は、従来の直並列比較型アナログ／ディジタル変換器
によって変換された電源電圧変動誤差を含むディジタル
データと電源電圧補正演算器２１２で補正処理を行うこ
とによって、電源電圧変動誤差を含捷ないディジタルデ
ータが得られる。

なか、本実施例では基本的な完全並列比較型アナログ／
ディジタル変換器及び基本的な直並列比較型アナログ／
ディジタル変換器を代表例として説明したが、本発明は
電源電圧変動による比較誤差を有する電圧比較器を使用
した様々な形態の完全並列比較型アナログ／ディジタル
変換器あるいは様々な形態の直並列比較型アナログ／デ
ィジタル変換器に適用できる。

また、本実施例では４ｂｉｔアナログ／デイジタル変換
器を例にとって説明したが、これはＮｂ１ｔのアナログ
／ディジタル変換器に適用できることは言う１でもない
。

発明の詳細 な説明したように本発明によれば、電源電圧変動による
比較誤差を有する電圧比較器を使用した完全並列アナロ
グ／ディジタル変換器あるいは直並列比較型アナログ／
ディジタル変換器に釦いて、電源電圧が変動した場合で
も電源電圧変動誤差の無いアナログ／ディジタル変換器
を実現でき、その実用効果は大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例の電源電圧変動補正機能を有
する４ｂｉｔ完全並列比較型アナログ／ディジタル変換
器のブロック図、第２図は本発明の一実施例の電源電圧
変動補正機能を有する４ｂｉｔ直並列比較型アナログ／
ディジタル変換器のプロ圧比較器群、１０３・・・・・
・位置検出論理回路、１０４・・・・・・エンコーダ、
１０６・・・・・・電源電圧変動電圧比較器群、１０６
・・・・・・電源電圧変動位置検出論理回路、１０７・
・・・・・電源電圧変動エンコーダ、１０８・・・・・
・電源電圧補正演算器、２０１・・・・・・基準電圧分
割抵抗群、２０２・・・・・・上位電圧比較器群、２０
３・・・・・・下位電圧比較器群、２０４・・・・・・
上位位置検出論理回路、２０５・・・・・・下位位置検
出論理回路、２０６・・・・・・上位エンコーダ、２０
７・・・・・・下位エンコーダ、２０８・・・・・・下
位電圧選択スイッチ群、２０９・・・・・・電源電圧変
動電圧比較器群、２１０・・・・・・電源電圧変動位置
検出論理回路、２１１・・・・・・電源電圧変動エンコ
ーダ、２１２・・・・・・電源電圧補正演算器。

Claims (1)

【特許請求の範囲】
1. 完全並列比較型アナログ／ディジタル変換器、あるいは
   直並列比較型アナログ／ディジタル変換器において、ア
   ナログ入力信号をディジタルデータに変換する第１の電
   圧変換器と、電源電圧変動を検出しディジタルデータに
   変換する第２の電圧変換器と、前記第１の電圧変換器か
   ら出力されるディジタルデータと前記第２の電圧変換器
   から出力されるディジタデータを加減算する演算器から
   構成されることを特徴とするアナログ／ディジタル変換
   器。