JPH03203886A - 発振回路の制御装置 - Google Patents

発振回路の制御装置

Info

Publication number
JPH03203886A
JPH03203886A JP1340295A JP34029589A JPH03203886A JP H03203886 A JPH03203886 A JP H03203886A JP 1340295 A JP1340295 A JP 1340295A JP 34029589 A JP34029589 A JP 34029589A JP H03203886 A JPH03203886 A JP H03203886A
Authority
JP
Japan
Prior art keywords
frequency
output
circuit
controlled oscillator
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1340295A
Other languages
English (en)
Inventor
Hirohisa Hirano
平野 博久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1340295A priority Critical patent/JPH03203886A/ja
Publication of JPH03203886A publication Critical patent/JPH03203886A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分寿〕 本発明は、PCM方式のオーディオ装置から出力される
3種類のサンプリング周波数fsとNTSCカラーフレ
ーム周波数Fv=29.97Hzの同期が可能な発振回
路の制御装置に関するものである。
〔従来の技術〕
例えばディジタルオーディオテープレコーダ(DAT)
のシステム周波数としては512Fs(2m・fs:m
は整数:m=9)倍周波数と、DATの記録再生に必要
な9.408MHzとの2種類の周波数が最低限必要で
あるが、史に、PCM方式のオーディオ装置を、ビデオ
テープレコーダ等の映像と同期再生させる必要がある場
合、時間の管理手段として、SEMPTEタイムコード
が一般的であるため、Fvのn(nは自然数)倍の周波
数も必要となる。
少なくともこれら3種類の周波数はバリピッチ再生機能
や、外部クロック同期を必要とするシステムの場合、P
CMオーディオ系マスタークロックの(2m−fs)倍
周波数に対して9.408MHzとFvのn倍の周波数
とを同期させる必要がある。
第3図は従来の発振回路の制御装置の構成を示すもので
ある。第3図において、(21)は3種類のサンプリン
グ周波数fsl=48kHz 1fs2=44.1kH
z 、  fs3=32kHzを制御信号(S′)で切
換え可能な選択回路、(22)はPCM生成PLL回路
、(24)はDAT用マスタークロック生成PLL回路
、(26)はNTSCカラーフレーム生成PLL回路、
(23)(25)は制御信号(S゛)に応じて複数の分
周比の内の一つが得られる分周器であって、PCMオー
ディオ装置から出力されるfs1、  fs2、fs3
は選択回路(21)において制御信号(S゛)により切
換え選択されてPLL回路(22)に入力される。
PLL回路(22)における電圧制御発振器(図示せず
)の出力周波数の内、一つはPCMオーディオ系のマス
タークロック周波数として信号処理手段やA/D変換器
、D/A変換器へ供給され、他の一つはDATの記録再
生に必要な9.408MHzの出力周波数を得るため、
分周器(23)を介してPLL回路(24)に入力され
る。このPLL回路(24)における電圧制御発振器(
図示せず)の出力周波数はPCMオーディオ装置の出力
に同期したFvのn倍の周波数を得るため、分周器(2
5)を介してPLL回路(2B)に入力される。
PLL回路(22)(2G )は例えば第2図に示すよ
うに、選択回路(21)の出力周波数(D)をリファレ
ンス人力として参照周波数(E)との位相を比較する位
相比較回路(27)と、位相比較回路(27)の差信号
を平滑するローパスフィルタ(28)と、ローパスフィ
ルタ(28)の出力電圧に応じた周波数を発生する電圧
制御発振器(30)と、電圧制御発振器(30)の出力
(A゛)が(2m−fs)倍の周波数ニナル分周器(2
9)の分周比を(1/2m)倍に設定する基本構成を有
するものである。
以上のように構成された従来例の発振回路の制御装置に
おいて、以下その動作を説明すると、PCMオーディオ
の3種類のサンプリング周波数fsl=48kHz 1
fs2=44.1kHz 1fs3=32kHzが選択
回路(21)に入力され、その出力は制御信号(S゛)
でfsl 、 fs2あるいはfs3のいずれか一つが
選択される。したがって、例えば制御信号(S′)によ
りfjlが選択されているとすると、48kHzがPL
L回路(22)に入力されることになる。
いま、fslがPLL回路(22)に入力されたとする
と、第2図に示す分周器(29)の出力は位相比較回路
(27)の参照周波数(E)として閉ループを構成し、
PLL回路(22)の電圧制御発振器(30)の出力周
波数(A′)はPCMオーディオ系のマスタークロ、り
周波数として信号処理手段やA/D変換器、D/A変換
器へ供給される。
第3図に示すDATの記録再生に必要な9.408MH
zの出力周波数(F)はバリピッチ再生機能や外部クロ
ック同期を必要とするシステムでは、PCMオーディオ
系のサンプリング周波数fsと同期をとるために、(2
m−fs)倍の周波数から9.408MHzの周波数を
生成するPLL回路(24)が必要となり、その構成は
PLL回路(22)と同様で、第2図に示すリファレン
ス入力周波数(D) =48kHzやローパスフィルタ
(28)の特性や電圧制御発振器(30)の出力周波数
や分周器(2B)の分周比が基本的に異なるだけのもの
である。
PLL回路(22)の出力(A゛)とPLL回路(24
)の入力間に挿入された分周器(23)は、前述のよう
に制御信号(S′)で選択可能であって、その出力周波
数としては9.408MHzが生成可能な周波数が設定
される。この分周器(23)の出力周波数は具体的には
fsl =48kHz 、 fs3 =44.1kHz
の場合は192kHz1fs2 =44.IkHzの場
合は235.2kHzとなる分周比(1/32.4)倍
および(+/32.3)倍がそれぞれの制御信号(S′
)で設定される。
同時にPLL回路(24)の分周器の設定値もfsl=
48kHz 、 fs3 =32kHzの場合は(1/
49)倍、(■/40)倍を設定する。上記の分周設定
値によりPLL回路(24)の出力(F)は制御信号(
S“)が切換わっても9.408MHzの周波数が得ら
れる。
更に、PCMオーディオ系のfs周波数と同期したFv
のn倍周波数(C′)を得るには(2m−fs)倍周波
数から直接生成することは困難で、前記した制御信号(
S゛)に無関係な9.408MHzから分周器(25)
で分周して、その周波数をリファレンス入力とするPL
L回路(26)で生成すれば、PLL回路(26)の出
力にはFvのn倍周波数(C′)がPCMオーディオ系
のfs周波数に同期して得られる。
なお、Fvは(30・(1000/1001) ) =
29.97−−−−−−Hzであるから、n倍の(30
・(1000/1001) ) Hzの出力周波数(C
゛)を得ようとするときは、分周器(25)の分周比は
((8・+001)15n)倍に設定されるものである
〔発明が解決しようとする課題〕
しかしながら、−上記のような従来構成では、PCMオ
ーディオ装置から出力される3種類のfs周波数入力か
ら、fsに同期したFvのn倍を得るまでには上記した
ように少なくとも3個のPLL回路(22)(24)(
2G)を経由することになり、PLL回路の性能によっ
ては3種類の周波数ジッタ分が積算され、SEMPTE
タイムコードの出カシツタが大きくなるという問題点が
あった。
本発明は、PCMオーディオの3種類のfs周波数入力
からfsに同期したFvのn倍を得るまで少なくとも3
個のPLL回路を経由する従来例に比べ、2個のPLL
回路を経由するだけでビデオフレーム周波数Fvのn倍
の出力周波数が得られる発振回路の制御装置を提供する
ことを目的とするものである。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の発振回路の制御装
置は、制御信号で選択されたPCMオーディオの3種類
のサンプリング周波数を入力信号とする周波数逓倍用の
PLL回路の分周ブロックの分周比をfsl=48kH
z 、  fs2=44.1kHzの場合は(+/2”
 )倍に、またfs3= 32kHzの場合は((2/
3)  ・ 2m)倍に設定し、前記PLL回路の電圧
制御発振器の出力周波数と、この電圧制御発振器の出力
を前記サンプリング周波数に応じて各々切換える選択回
路の入力間に、fs11fs2の場合に直接接続し、f
s3の場合は(2/31倍の第1分周器を設ける。
一方、の周波数をに供給するように構成する一方、前記
PLL回路の電圧制御発振器の出力周波数をサンプリン
グ周波数に応じて切換え可能な第2分周器と、この第2
分周器の出力をNTSCカラーフレーム周波数Fv=2
9.91Hzに応じて設定された第3分周器と、この第
3分周器の分周出力を入力とする周波数逓倍用の第2P
LL回路とを設け、第2PLL回路の出力に(n −F
v)倍の周波数を得るために前記第2分周器の出力周波
数が(n・Fv)倍の周波数の(30・K)倍でかつ前
記第1PLL回路の電圧制御発振器出力の(2m−fs
)倍周波数の公約数となる条件を満足する一周波数を選
択するように第2分周器の分周比をfsl 、fs2に
応じて切換えるように構成したものである。
〔作   用〕
本発明は上記構成により、PCMオーディオのサンプリ
ング周波数fsに同期したNTSCカラーフレーム周波
数Fvのn倍の出力周波数を得る場合、前記サンプリン
グ周波数fs=48kHz(fs1)または44.1k
H2(fs2)が第1選択回路により各々制御信号で選
択された場合、第1PLL回路の電圧制御発振!出力カ
(2m−fs1)倍また4:!(2m−fs2)倍ニナ
ル分周回路の分周比を(+/2m)倍に設定すると共に
、fs3= 32k)lzが選択された場合、前記電圧
制御発振器出力力((3/2)・2rn−fS1)倍ニ
ナル分周回路の分周比を(2/3)  ・(1/2m)
倍に設定し、また、電圧制御発振器の出力が3種類のf
sに応じて各々切換え可能な選択回路の入力間にfsl
またはfs2が選択された場合は直接接続され、fs3
が選択された場合は(2/3)倍の第1分周器を介在さ
せるようにしたことにより、第2選択回路には制御信号
により(2m−fs)倍の出力周波数が供給される。四
に、電圧制御発振器の出力周波数をfs11fs2に応
じて切換え可能な第2分周器と、その出力を入力とする
第2PLL回路の出力に(n−Fv)倍の周波数を得る
ために第2分周器の出力周波数が(n−Fv)倍の周波
数の(30−K)倍でかつ、第1PLL回路の出力の公
約数になる条件を満たす一つの周波数を選ぶように第2
分周器の分周比を制御信号で切換えるようにしたことに
より、PCMオーディオのシステム周波数Fsに同期し
たNTSCカラーフレーム周波数Fvのn倍の出力周波
数を得ることが可能になる。
〔実 施 例〕
以下、本発明の一実施例について図面を参照しながら詳
細に説明する。第1図はこの実施例に係る発振回路の制
御装置を示すものである。第1図において、この制御装
置には、PCMオーディオ装置から出力される3種類の
サンプリング周波数fsl=48kHz 1fs2=4
4.1kHz 1fs3=32kHzの入力を制御信号
(S)で切換え可能な第1選択回路(1)と、その出力
をリファレンス入力として構成される周波数逓倍用の第
1PLL回路(2)とが設けられている。
第1PLL回路(2)は第1選択回路(1)の出力周波
数と参照周波数との位相を比較して、その差信号を出力
する位相比較回路(3)と、前記差信号ヲ平滑スるロー
パスフィルタ(4)と、ローパスフィルタ(4)の出力
電圧に応じた周波数を発生する電圧制御発振器(5)と
、電圧制御発振器(5)の出力周波数を分周する分周回
路(6)とを備え、分周回路(8)の分周出力を位相比
較回路(3)の参照周波数とする閉ループを構成してな
るものである。
前記分周回路(B)は制御信号(S)に応じて複数の分
周比の内の一つが得られる回路ブロックであって、その
分周比は第1選択回路(1)でfslまたはfs2が選
択された場合は(1/2m)倍に、fs3が選択された
場合は((2/3)  ・2 m 1倍に設定される。
したがって、電圧制御発振器出力(G)にはfsl 、
fs2 (1)場合ハ(2m−fs1)倍、(2m−f
s2)倍の出力周波数が得られ、fs3の場合には((
3/2)2” −fsl >倍の出力周波数が得られる
(7)は電圧制御発振器(5)の出力を3種類のサンプ
リング周波数fsl −fs3に応じて制御信号(Sン
により各々切換え可能な第2選択回路であって、第1P
LL回路(2)で得られた出力周波数が入力されるが、
fsl 、fs2の場合は直接接続され、fs3の場合
は(2/3)倍の分周比に設定された第1分周器(8)
を介して第2選択回路(7)へ入力される。
したがって、そのfs3が選択されたききの出力は(2
m−fs)倍の周波数が第2選択回路(7)の出力(A
)に得られ、PCMオーディオ系のマスタークロック周
波数として信号処理やA/D変換器、D/A変換器へ供
給される。
(9)は電圧制御発振器(5)の出力周波数をfs1、
fs2に応じて切換え可能な第2分周器であって、電圧
制御発振器出力(G)が人力され、fslの場合の分周
比は(1/x)倍に−また、fs2の場合の分周比は(
1/y)倍に設定するもので、その出力(B)は制御信
号(S)で切換える第3選択回路(10)を介してNT
SCカラーフレーム周波数Fv== 29.9711z
に応じた分周比に設定された第3分周器(11)に入力
され、更に、この第3分周器(11)を介して周波数逓
倍用の第2PLL回路(12)に入力され、(n −F
v)倍の出力周波数(C)を得る。
このときの第3分周器(11)における分周比の分母と
なるX+yの値は、第2PLL回路(I2)で得られた
(n −Fv)倍の出力周波数(C)の(30−K)倍
でかつ出力周波数(C)と第1PLL回路(2)の電圧
制御発振器出力(A)の(2” −fs)倍の周波数の
公約数になる条件を満足する一周波数を選択するように
設定される。
上記条件で設定されたそれぞれの分周比よりPCMオー
ディオ系の(2m−fs鳳)倍あるいは(2m・fs2
)倍の出力周波数(G)が制御信号(S)でfsに無関
係に出力(B)にはある特定の周波数が得られるもので
ある。
具体例として出力(A)を512Fsとすると、出力(
G)はサンプリング周波数fsl = 48kHz、 
 fs3=32kHzの場合24.57[iMHz、 
 fs2= 44.1kHzの場合22.5792MH
zが得られる。NTSCカラーフレーム周波数Fvのn
倍の出力周波数を29.97・2560倍周波数とすれ
ば、前記の関係式から例えば出力(B)には7G、8k
Hzが得られる。
更に、NTSCカラーフレーム周波数Fvのn倍周波数
(C)を得るには、出力(B)を分周器(5)で(1/
1001)倍に分周し、その周波数をリファレンス入力
とする第2図に示したPLL回路の構成と同等な構成の
第2PLL回路(12)で生成すれば同第2PLL回路
(12)の出力にはNTSCカラーフレーム周波数Fv
のn倍周波数(C)がPCMオーディオ系のサンプリン
グ周波数fsに同期して得られるものである。
〔発明の効果〕 以上説明したように本発明によれば、PCMオーディオ
系マスタークロックに同期したNTSCカラーフレーム
周波数Fvのn倍の出力周波数を得る場合、従来例では
3個のPLL回路を経由する装置であったのに比べ、2
個のPLL回路を経由するだけでこれを実現することが
でき、NTSCカラーフレーム周波数Fvに対するSE
MPTEタイムコードの出カシツタを少なくすることが
できるという優れた効果を奏するものとなった。
【図面の簡単な説明】
第1図は本発明の−・実施例に係る発振回路の制御装置
を示すブロック図、第2図はPLL回路構成の一例を示
すブロック図、第3図は従来例の発振回路の制御装置を
示すブロック図である。 (1)・・・第1選択回路、(2)・・・第1PLL回
路、(3)・・・位相比較回路、(4)・・・ローパス
フィルタ、(5)・・・電圧制御発振器、(6)・・・
分周回路、(7)・・・第2選択回路、(8)・・・第
1分周器、(3)・・・第2分周器、(11)・・・第
3分周器、(12)・・・第2PLL回路、(S)・・
・サンプリング周波数切換制御信号。 第2図

Claims (1)

  1. 【特許請求の範囲】 PCMオーディオの3種類のサンプリング周波数fs1
    =48kHz、fs2=44.1kHz、fs3=32
    kHzを入力としてサンプリング周波数切換制御信号(
    以下、制御信号と略す)により前記3種類のサンプリン
    グ周波数から一つを切換え可能な第1選択回路と、 この第1選択回路の出力周波数と参照周波数との位相を
    位相比較回路で比較し、その差信号をローパスフィルタ
    により平滑して、このローパスフィルタの出力電圧に応
    じた周波数を電圧制御発振器で発生させ、かつ、この電
    圧制御発振器の出力周波数を分周回路により分周してそ
    の分周出力を前記位相比較回路の参照周波数とする閉ル
    ープを構成してなる周波数逓倍用の第1PLL回路と、
    前記電圧制御発振器の出力を前記3種類のサンプリング
    周波数に応じて各々切換え可能な第2選択回路とを備え
    、 前記第1選択回路でfs1またはfs2が選択された場
    合は前記電圧制御発振器の出力周波数が(2^m・fs
    1)倍または(2^m・fs2)倍になる前記分周回路
    の分周比を(1/2^m)倍に設定すると共にfs3が
    選択された場合は前記電圧制御発振器の出力周波数が{
    (3/2)・2^m・fs1}倍になる前記分周回路の
    分周比を(2/3)・(1/2^m)倍に設定し、かつ
    、前記電圧制御発振器の出力周波数と前記第2選択回路
    の入力間をfs1およびfs2が選択された場合は直接
    接続すると共にfs3が選択された場合は(2/3)倍
    の分周比に設定された第1分周器を介して(2^m・f
    s)倍の周波数を第2選択回路に供給するように構成さ
    れると共に、 前記電圧制御発振器の出力周波数をfs1、fs2に応
    じて切換え可能な第2分周器と、この第2分周器の出力
    をNTSCカラーフレーム周波数Fv=29.97Hz
    に応じた分周比に設定された第3分周器と、 この第3分周器の分周出力を入力する周波数逓倍用の第
    2PLL回路とを設け、前記第2PLL回路の出力に(
    n・Fv)倍の周波数を得るために前記第2分周器の出
    力周波数が(n・Fv)倍の周波数の(30・K)倍で
    かつ前記第1PLL回路出力の公約数となる条件を満足
    する一周波数を選択するように第2分周器の分周比を制
    御信号により切換えるように構成したことを特徴とする
    発振回路の制御装置。
JP1340295A 1989-12-29 1989-12-29 発振回路の制御装置 Pending JPH03203886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1340295A JPH03203886A (ja) 1989-12-29 1989-12-29 発振回路の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1340295A JPH03203886A (ja) 1989-12-29 1989-12-29 発振回路の制御装置

Publications (1)

Publication Number Publication Date
JPH03203886A true JPH03203886A (ja) 1991-09-05

Family

ID=18335580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1340295A Pending JPH03203886A (ja) 1989-12-29 1989-12-29 発振回路の制御装置

Country Status (1)

Country Link
JP (1) JPH03203886A (ja)

Similar Documents

Publication Publication Date Title
JP2503546B2 (ja) 搬送色信号の周波数低域変換装置
JPS6014522A (ja) デジタル信号に同期したクロツク信号発生装置
JPH0340266A (ja) 発振回路の制御装置
JP3244437B2 (ja) クロック発生回路および方法
JPS5881337A (ja) 周波数シンセサイザ
JPH05189878A (ja) マスタクロック生成装置
JP2913634B2 (ja) 同期調整装置
US5097347A (en) Method and apparatus for generating a playback clock from a 2.5 MHz chroma PLL
JP3175217B2 (ja) デジタルpll回路
JP2508443B2 (ja) サンプリングレ−ト変換回路のクロック同期回路
JPH02272914A (ja) Pll周波数シンセサイザの引き込み方法
JP2979811B2 (ja) クロック出力回路
JPH10290378A (ja) クロック発生装置
JPH04360393A (ja) 色信号処理装置
JPH04180388A (ja) 色信号処理装置
JPH04356890A (ja) 色信号処理装置
JPH0231518A (ja) 位相同期補償回路
JPH0275223A (ja) Pll回路の制御方式
JPH0468669A (ja) Pll回路
JPS6193794A (ja) 色信号処理装置
JPH0267034A (ja) ビット同期回路
JPH07101946B2 (ja) 磁気記録再生装置の色信号処理装置
JPH06334516A (ja) Pll回路
JPS6051330A (ja) 位相同期回路
JPH03280741A (ja) クロック抽出回路