JPH03280741A - クロック抽出回路 - Google Patents
クロック抽出回路Info
- Publication number
- JPH03280741A JPH03280741A JP2082638A JP8263890A JPH03280741A JP H03280741 A JPH03280741 A JP H03280741A JP 2082638 A JP2082638 A JP 2082638A JP 8263890 A JP8263890 A JP 8263890A JP H03280741 A JPH03280741 A JP H03280741A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- comparator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title claims description 11
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック抽出回路に関し、特に周波数信号源に
同期化する装置において受信信号からクロック成分を抽
出するクロック抽出回路に関する。
同期化する装置において受信信号からクロック成分を抽
出するクロック抽出回路に関する。
従来この種のクロック抽出回路は、ある特定の周波数信
号源からクロック成分を抽出するための専用回路として
作成されている。
号源からクロック成分を抽出するための専用回路として
作成されている。
上述した従来のクロック抽出回路は、周波数信号源ごと
に専用のクロック抽出回路であるため、信号源の周波数
が異なければ同一の回路は使用できず、新たに別の専用
回路を作成しなければならないので、汎用性がないとい
う欠点がある。
に専用のクロック抽出回路であるため、信号源の周波数
が異なければ同一の回路は使用できず、新たに別の専用
回路を作成しなければならないので、汎用性がないとい
う欠点がある。
本発明のクロック抽出回路は、任意の周波数信号源から
の信号を一方の入力とする比較器と前記比較器の出力信
号の周波数に対応して分周比を変更できる可変分周器と
からなり前記可変分周器の出力信号を前記比較器の他方
の入力とするディジタルＰＬＬ回路と、前記比較器の出
力信号を分周する固定分周器と、この固定分周器の出力
信号からクロックを抽出して出力する同調器とを備える
ことを特徴どする。
の信号を一方の入力とする比較器と前記比較器の出力信
号の周波数に対応して分周比を変更できる可変分周器と
からなり前記可変分周器の出力信号を前記比較器の他方
の入力とするディジタルＰＬＬ回路と、前記比較器の出
力信号を分周する固定分周器と、この固定分周器の出力
信号からクロックを抽出して出力する同調器とを備える
ことを特徴どする。
次に本発明について図面を参照して説明する。
第１図は本発明のクロック抽出回路の一実施例を示すブ
ロック図である。
ロック図である。
第１図において、まず受信ｌ−た周波数信号源〕、から
の入力信号をディジタルＰ Ｌ Ｉ−回路２内の比較器
２］の一方の入力どし、位相同期をかける。
の入力信号をディジタルＰ Ｌ Ｉ−回路２内の比較器
２］の一方の入力どし、位相同期をかける。
ここで、ディジタルＰ１、Ｌ回路２内の可変分周器２２
は入力信号周波数に対応ｊ−て分周比を変更できるもの
どＬ 、、その出力を比較器２１の他方の入力とする。
は入力信号周波数に対応ｊ−て分周比を変更できるもの
どＬ 、、その出力を比較器２１の他方の入力とする。
このＰ １．、、 Ｉ−回路２では、特定の周波数に限
定する３：となく任意の周波数に位相同期をかけること
ができる。
定する３：となく任意の周波数に位相同期をかけること
ができる。
位相同期化された比較器２１の出力信号はディジタルＰ
Ｌ Ｌ回路２を制御するマスタクロック５の周波数ｆ
Ｏに依存するジッタ（位相変動〉が発生ずるので、通常
ごの信号を基準として装置を同期化するのは色々と支障
が出る。そこで本実施例では、比較器２１の出力信号（
周波数ｆ。／２）を固定分周器うに入力１−て勿周１−
１さらにこの分周された信号を同調器・１によ−）てジ
・ンタの抑圧を行ってクロックとして抽出する。なお、
固定分周器３の分周比は、通常、同調器４の実現性を容
易とするような値を選ぶ８ 〔発明の効果〕 以上説明したよつに本発明のタロツク抽出回路によれば
、任意の周波数信号源からの信号を位相同期化し、かつ
同調器により安定Ｌノ、＝クロックを抽出できるので、
回路の汎用性が高くなる効果がある。
Ｌ Ｌ回路２を制御するマスタクロック５の周波数ｆ
Ｏに依存するジッタ（位相変動〉が発生ずるので、通常
ごの信号を基準として装置を同期化するのは色々と支障
が出る。そこで本実施例では、比較器２１の出力信号（
周波数ｆ。／２）を固定分周器うに入力１−て勿周１−
１さらにこの分周された信号を同調器・１によ−）てジ
・ンタの抑圧を行ってクロックとして抽出する。なお、
固定分周器３の分周比は、通常、同調器４の実現性を容
易とするような値を選ぶ８ 〔発明の効果〕 以上説明したよつに本発明のタロツク抽出回路によれば
、任意の周波数信号源からの信号を位相同期化し、かつ
同調器により安定Ｌノ、＝クロックを抽出できるので、
回路の汎用性が高くなる効果がある。
第１図は本発明のクロック抽出回路の一実施例を示すブ
ロック図である。 ］・・・周波数信号源、２・・・ディジタルＰＬＬ回路
４３・・・固定分周器、４・・・同調器、５・・・マス
タクロ・ツク、２］・・・比較器、２２・・・可変分周
器。
ロック図である。 ］・・・周波数信号源、２・・・ディジタルＰＬＬ回路
４３・・・固定分周器、４・・・同調器、５・・・マス
タクロ・ツク、２］・・・比較器、２２・・・可変分周
器。
Claims (1)
- 任意の周波数信号源からの信号を一方の入力とする比較
器と前記比較器の出力信号の周波数に対応して分周比を
変更できる可変分周器とからなり前記可変分周器の出力
信号を前記比較器の他方の入力とするディジタルＰＬＬ
回路と、前記比較器の出力信号を分周する固定分周器と
、この固定分周器の出力信号からクロックを抽出して出
力する同調器とを備えることを特徴とするクロック抽出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082638A JPH03280741A (ja) | 1990-03-29 | 1990-03-29 | クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082638A JPH03280741A (ja) | 1990-03-29 | 1990-03-29 | クロック抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280741A true JPH03280741A (ja) | 1991-12-11 |
Family
ID=13779974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082638A Pending JPH03280741A (ja) | 1990-03-29 | 1990-03-29 | クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280741A (ja) |
-
1990
- 1990-03-29 JP JP2082638A patent/JPH03280741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JP3278546B2 (ja) | 同期信号発生回路 | |
| JPS5957530A (ja) | 位相同期回路 | |
| JPH03280741A (ja) | クロック抽出回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPH0741228Y2 (ja) | デジタル信号多重化装置 | |
| JP3175217B2 (ja) | デジタルｐｌｌ回路 | |
| JPH08125644A (ja) | クロックの同期化回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2562774B2 (ja) | 送受タイミング同期制御回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JPH06334516A (ja) | Ｐｌｌ回路 | |
| JPH0320180B2 (ja) | ||
| JPH05211438A (ja) | ディジタルｐｌｌ装置 | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JPH02243021A (ja) | 発振回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 |