JPH03205826A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03205826A JPH03205826A JP55890A JP55890A JPH03205826A JP H03205826 A JPH03205826 A JP H03205826A JP 55890 A JP55890 A JP 55890A JP 55890 A JP55890 A JP 55890A JP H03205826 A JPH03205826 A JP H03205826A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor substrate
- glass
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法において、半導体ｐｎ接
合保護のためのバシヘーション膜形戒技術に関する。
合保護のためのバシヘーション膜形戒技術に関する。
半導体装置における素子領域の主体となるｐｎ接合を保
護するためのパシヘーション膜としてＰＳＧ（リン珪酸
ガラス）膜が用いられている。ＰｓｃｌｌｌＩヲ用いる
バシヘーション技術については、（１）日経マグロウヒ
ル社： ｒＭＯｓＬｓｒ製造技術」昭和６０．６発行Ｐ
． １０７〜１０８、（２）工業調査会社：電子材料、
１９７３．６月号Ｐ．６２〜６３等に記載されている。
護するためのパシヘーション膜としてＰＳＧ（リン珪酸
ガラス）膜が用いられている。ＰｓｃｌｌｌＩヲ用いる
バシヘーション技術については、（１）日経マグロウヒ
ル社： ｒＭＯｓＬｓｒ製造技術」昭和６０．６発行Ｐ
． １０７〜１０８、（２）工業調査会社：電子材料、
１９７３．６月号Ｐ．６２〜６３等に記載されている。
一般にＰＳＧ膜はＣＶＤ：（化学的気相堆積）法により
基体表面に所定の厚さに形成した後、９００℃程度、不
活性ガス中でのデンシファイ （焼きしめ）処理を行う
方法が採られているたとえば、バイボーラＩＣにおける
バシベーション膜形成方法について、本願に係る発明者
が検討した技術の概要は次の通りである。
基体表面に所定の厚さに形成した後、９００℃程度、不
活性ガス中でのデンシファイ （焼きしめ）処理を行う
方法が採られているたとえば、バイボーラＩＣにおける
バシベーション膜形成方法について、本願に係る発明者
が検討した技術の概要は次の通りである。
バイポーラＩＣにおいて、エミツタ領域形成後にパシヘ
ーション膜を形成するにあたり、これまでの方法は第５
図のプロセス・フローチャートに示される。第６図ない
し第８図は第５図に対応する工程断面図であり、以下、
これらの図に従って説明する。
ーション膜を形成するにあたり、これまでの方法は第５
図のプロセス・フローチャートに示される。第６図ない
し第８図は第５図に対応する工程断面図であり、以下、
これらの図に従って説明する。
（１〉第６図に示すように、ｐ型Ｓｉ ウエハ１にｎ十
型埋込層６、ｎ型エピタキシャル層２を形成し、エビタ
キシャル層の中にヘースｐ型層３を形成し後、その表面
に不純物ソースとしてオキシ塩化リンを用いたＣＶＤ７
１によるリンデポジションを行ってエミツタｎ十型領域
４を形成する。このリンデポジションにおいて、選択拡
散のマスクとなる酸化膜８及びエミツタ領域４の上には
、リンガラス（ＰＳＧ）９が堆積されている。
型埋込層６、ｎ型エピタキシャル層２を形成し、エビタ
キシャル層の中にヘースｐ型層３を形成し後、その表面
に不純物ソースとしてオキシ塩化リンを用いたＣＶＤ７
１によるリンデポジションを行ってエミツタｎ十型領域
４を形成する。このリンデポジションにおいて、選択拡
散のマスクとなる酸化膜８及びエミツタ領域４の上には
、リンガラス（ＰＳＧ）９が堆積されている。
（２）第７図に示すように、リンガラス９をＨＦ系エソ
チ液にて除去した状態で、特性（ｈＦＥ）検査を行い、
その後、９４０℃、水蒸気を含んだ酸素ガス中で熱処理
う行ってエミツタ領域４の上に酸化膜ｌＯを２０００〜
３０００人の厚さに形底する。
チ液にて除去した状態で、特性（ｈＦＥ）検査を行い、
その後、９４０℃、水蒸気を含んだ酸素ガス中で熱処理
う行ってエミツタ領域４の上に酸化膜ｌＯを２０００〜
３０００人の厚さに形底する。
（３）第８図に示すように、エミツタ領域４及びウエハ
表面全面に、ＣＶＤ法によりＰＳＧ膜１１を形成し、９
４０℃、窒素ガス中での熱処理、すてわちデンシファイ
処理を行うことにより、同図に示スハイポーラｎｐｎト
ランジスタにおけるパシヘーション工程が完了する。
表面全面に、ＣＶＤ法によりＰＳＧ膜１１を形成し、９
４０℃、窒素ガス中での熱処理、すてわちデンシファイ
処理を行うことにより、同図に示スハイポーラｎｐｎト
ランジスタにおけるパシヘーション工程が完了する。
上述したこれまでのバシベーション法によれば次のよう
な問題がある。
な問題がある。
半導体素子の電気的特性（ｈＦＥ）検査の後で、熱酸化
工程が入るためにそのときの熱処理でｈＦＥ値が変動し
、値のバラツキの原因となる。また、この酸化処理にか
かわる作業工数が多く、処理炉の準備、さらにこれに付
随する作業、すなわち、ウエハの出し入れ作業に起因し
てウエハ付着異物等が増加する等の問題がある。
工程が入るためにそのときの熱処理でｈＦＥ値が変動し
、値のバラツキの原因となる。また、この酸化処理にか
かわる作業工数が多く、処理炉の準備、さらにこれに付
随する作業、すなわち、ウエハの出し入れ作業に起因し
てウエハ付着異物等が増加する等の問題がある。
この酸化プロセスをなくすことで上記の問題が解決出来
るとして本発明がなされた。
るとして本発明がなされた。
すなわち、本発明の目的は、酸化処理に伴う半導体素子
の特性の変動をなくし、作業に付随するトラブルをなく
したパシベーション技術の提供にある。
の特性の変動をなくし、作業に付随するトラブルをなく
したパシベーション技術の提供にある。
ご課題を解決するための手段〕
上記の目的を達戒するために、本発明はパシヘーション
膜堆積後のデンシファイ処理を酸化性雰囲気、例えば、
水分を含んだ酸素雰囲気中で行うことにより、ＰＳＧ膜
と工主ツタ領域表面との間に熱酸化膜を形成するもので
ある。
膜堆積後のデンシファイ処理を酸化性雰囲気、例えば、
水分を含んだ酸素雰囲気中で行うことにより、ＰＳＧ膜
と工主ツタ領域表面との間に熱酸化膜を形成するもので
ある。
上記した手段によればＰＳＧＩ！＊堆積後のデンシファ
イ処理において、雰囲気中の水分は、ＰＳＧ股に容易に
拡散し、工夫ツタ領域となる半導体表面のリンを含んだ
Ｓｔ と反応して、Ｓｉ Ｏｚを形成する。
イ処理において、雰囲気中の水分は、ＰＳＧ股に容易に
拡散し、工夫ツタ領域となる半導体表面のリンを含んだ
Ｓｔ と反応して、Ｓｉ Ｏｚを形成する。
したがって、エミツタ領域上はＳｉＯ２−とＰＳＧ膜の
２重膜構造となり強固な保護膜を形成する。
２重膜構造となり強固な保護膜を形成する。
また、デンシファイ処理において、酸化雰囲気を、途中
でＮ上ガス雰囲気に切替えることによりパシヘーション
膜の表面準位を調整することができる。
でＮ上ガス雰囲気に切替えることによりパシヘーション
膜の表面準位を調整することができる。
第１図乃至第４図は本発明の一実施例を示すものであり
、このうち、第１図はバシベーション膜形成のためのプ
ロセスフローチャート、第２図から第４図は同一部工程
断面図である。
、このうち、第１図はバシベーション膜形成のためのプ
ロセスフローチャート、第２図から第４図は同一部工程
断面図である。
以下、これらに従って説明する。
（１）第２図に示すように、ｐ型Ｓｉ ウエハ１にｎ十
埋込層６、ｎ型エピタキシャル層２：素子分離（アイソ
レーション）領域５、コレクタｎ十層７を形成後、ｎ型
エビタキシャル層２の中にベースｐ型層３を形成し、然
る後に、不純物ソースとして、オキシ塩化リン（ＰＯＣ
＃３）を用いた気相化学反応法によりエミツタ領域４を
形成する●このリンデポジションにおいて、選択拡散の
マスクとなる酸化膜８及び工さツタ領域４の上にシよ、
リンガラス＜ＰＳＧ）９が堆積される。
埋込層６、ｎ型エピタキシャル層２：素子分離（アイソ
レーション）領域５、コレクタｎ十層７を形成後、ｎ型
エビタキシャル層２の中にベースｐ型層３を形成し、然
る後に、不純物ソースとして、オキシ塩化リン（ＰＯＣ
＃３）を用いた気相化学反応法によりエミツタ領域４を
形成する●このリンデポジションにおいて、選択拡散の
マスクとなる酸化膜８及び工さツタ領域４の上にシよ、
リンガラス＜ＰＳＧ）９が堆積される。
（２）第３図に示すように、リンガラス欣９をＨＦ系エ
ソチｌ夜にて除去した後、特性（ ｈ ＦＥ）検査を行
い、工尖ツタ領域４及びウエハ表面の全面にＣＶＤｆ去
によりＰＳＧ膜１１を３０００〜４０００人の厚さに堆
積する。
ソチｌ夜にて除去した後、特性（ ｈ ＦＥ）検査を行
い、工尖ツタ領域４及びウエハ表面の全面にＣＶＤｆ去
によりＰＳＧ膜１１を３０００〜４０００人の厚さに堆
積する。
（３）９４０゜Ｃ、水分を含んだ酸素ガス中で所定の時
間熱処理を行い、同一炉で連続シーケンスとして、Ｎよ
雰囲気中で所定の時間の熱処理すなわちデンシファイ処
理を行うことにより第４図に示ずようにＰＳＧ膜１１下
でエミッタ領域４の表面上にＳｉＯこ膜１０を形成する
。
間熱処理を行い、同一炉で連続シーケンスとして、Ｎよ
雰囲気中で所定の時間の熱処理すなわちデンシファイ処
理を行うことにより第４図に示ずようにＰＳＧ膜１１下
でエミッタ領域４の表面上にＳｉＯこ膜１０を形成する
。
なお、デンシファイ処理雰囲気は、用途、目的に応して
、不活性ガスＮ，−中で行い、しかる後に水分を含んだ
酸素雰囲気中で行うことにより、素子の表面準位、ｈＦ
Ｅを制御することもよい。
、不活性ガスＮ，−中で行い、しかる後に水分を含んだ
酸素雰囲気中で行うことにより、素子の表面準位、ｈＦ
Ｅを制御することもよい。
以上、実施例で説明した本発明によれば以下に記載のよ
うな効果を奏する。
うな効果を奏する。
熱Ｓｉ０２膜とＰＳＧ膜との２重膜構造とすることによ
り強固な保護膜（バシベーション）が得られる。
り強固な保護膜（バシベーション）が得られる。
第１図は本発明によるパシヘーション法の一実施例を示
すプロセスフローチャート図である。 第２図乃至第４図は第１図のプロセスに対応する工程断
面図である。 第５図は従来のバシベーション法の例を示すプロセスフ
ローチャート図である。 第６図乃至第８図は第５図のプロセスに対応する工程断
面図である。 １・・・ｐ型Ｓｉ基板（ウエハ）、 ２・・・エビタキ
シアルｎ型Ｓｉ層、 ３・・・ｐ型ヘース層（領域）、
４・・・ｎ十型エミツタ層（領域〉、 ５・・・ｐ型ア
イソレーション層、 ６・・・ｎ十型埋込み層、７・
・・ｎ十型コレクタ取出し層、 ８・・・熱酸化膜、
９・・・リンシリケートガラス（ＰＳＧ）１０・・・エ
ミツタ領域上熱酸化膜、１■・・・ＰＳＧ膜−＝＝
へ
すプロセスフローチャート図である。 第２図乃至第４図は第１図のプロセスに対応する工程断
面図である。 第５図は従来のバシベーション法の例を示すプロセスフ
ローチャート図である。 第６図乃至第８図は第５図のプロセスに対応する工程断
面図である。 １・・・ｐ型Ｓｉ基板（ウエハ）、 ２・・・エビタキ
シアルｎ型Ｓｉ層、 ３・・・ｐ型ヘース層（領域）、
４・・・ｎ十型エミツタ層（領域〉、 ５・・・ｐ型ア
イソレーション層、 ６・・・ｎ十型埋込み層、７・
・・ｎ十型コレクタ取出し層、 ８・・・熱酸化膜、
９・・・リンシリケートガラス（ＰＳＧ）１０・・・エ
ミツタ領域上熱酸化膜、１■・・・ＰＳＧ膜−＝＝
へ
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主面内に不純物を導入して所定の導
電型の半導体領域を形成する工程と、前記半導体基体の
主面上に被着された不純物を含むガラス膜を除去する工
程と、前記半導体基体の一主面上に新たに不純物を含む
ガラス膜を生成する工程および、酸化性雰囲気中および
不活性ガス雰囲気中で熱処理を行って前記半導体基板内
の不純物を導入した領域と新たに生成した不純物を含む
ガラス膜との間に熱酸化膜を形成する工程を含むことを
特徴とする半導体装置の製造方法。 ２、請求項１に記載の半導体装置の製造方法において、
前記半導体基体はシリコンであって不純物リンを導入す
ることによりｎ＋型領域を形成するものであるとともに
、不純物を含むガラスはリン・珪酸ガラスである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55890A JPH03205826A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55890A JPH03205826A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03205826A true JPH03205826A (ja) | 1991-09-09 |
Family
ID=11477055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55890A Pending JPH03205826A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03205826A (ja) |
-
1990
- 1990-01-08 JP JP55890A patent/JPH03205826A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US3874919A (en) | Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body | |
| US3423651A (en) | Microcircuit with complementary dielectrically isolated mesa-type active elements | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US3883889A (en) | Silicon-oxygen-nitrogen layers for semiconductor devices | |
| JPS588139B2 (ja) | 半導体装置の製造方法 | |
| US3345222A (en) | Method of forming a semiconductor device by etching and epitaxial deposition | |
| JPS62286275A (ja) | 半導体装置の製造方法 | |
| JPH03205826A (ja) | 半導体装置の製造方法 | |
| US3312577A (en) | Process for passivating planar semiconductor devices | |
| US3503813A (en) | Method of making a semiconductor device | |
| JPS6234152B2 (ja) | ||
| JPS6120133B2 (ja) | ||
| US3634133A (en) | Method of producing a high-frequency silicon transistor | |
| JPH0212920A (ja) | 半導体装置の製造方法 | |
| US4105476A (en) | Method of manufacturing semiconductors | |
| Goodwin | The Use of Silicon Nitride in Semiconductor Devices | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH0464227A (ja) | 半導体素子とその製造方法 | |
| JPS5877235A (ja) | 半導体装置の製造方法 | |
| JPH03270020A (ja) | 半導体装置の製造方法 | |
| JPH0395929A (ja) | 半導体装置 | |
| JPS609119A (ja) | 半導体装置の製造方法 | |
| JPS5982764A (ja) | 半導体装置 |