JPH03209816A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03209816A JPH03209816A JP2005109A JP510990A JPH03209816A JP H03209816 A JPH03209816 A JP H03209816A JP 2005109 A JP2005109 A JP 2005109A JP 510990 A JP510990 A JP 510990A JP H03209816 A JPH03209816 A JP H03209816A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- semiconductor device
- silicon nitride
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に不純物拡散
層の形成方法に関する。
層の形成方法に関する。
従来の半導体装置の拡散層形成について図面を用いて説
明する。第５図はＮＰＮバイポーラ半導体装置において
、ベース拡散層の形成工程の一例を説明するための半導
体チップの断面図である。
明する。第５図はＮＰＮバイポーラ半導体装置において
、ベース拡散層の形成工程の一例を説明するための半導
体チップの断面図である。
まず第５図（ａ）に示す様に、Ｐ型半導体基板１上にコ
レクタ埋込層２を形成後、Ｎ型エピタキシャル層５を成
長させ、次でシリコン酸化Ｍ３により島状分離領域を形
成する。高濃度のＮ＋型不純物拡散層４により、コレク
タ領域の半導体上部表面への電気的引き出し領域を形成
する。
レクタ埋込層２を形成後、Ｎ型エピタキシャル層５を成
長させ、次でシリコン酸化Ｍ３により島状分離領域を形
成する。高濃度のＮ＋型不純物拡散層４により、コレク
タ領域の半導体上部表面への電気的引き出し領域を形成
する。
ベース拡散層の形成はまず島状分離領域内の所定の位置
にボロンの様なＰ型の導電層を形成する不純物を導入す
ることによってなされるが、近年この導入方法として、
イオン注入法が盛んに用いられる様になってきた。イオ
ン注入法による不純物の半導体基板内の所定の位置への
導入は、フォトレジストをマスクとして半導体基板に直
接不純物を注入する方法や、半導体基板上にシリコン酸
化膜を形成し、さらにこのシリコン基板上にフォトレジ
ストを塗布し、このフォトレジストを半導体基板上の不
純物拡散層を形成する所定の位置のみ除去される様にパ
ターニングすることにより、フォトレジストをマスクと
して、シリコン酸化膜を通して不純物をシリコン基板内
に導入する方法などが用いられる。
にボロンの様なＰ型の導電層を形成する不純物を導入す
ることによってなされるが、近年この導入方法として、
イオン注入法が盛んに用いられる様になってきた。イオ
ン注入法による不純物の半導体基板内の所定の位置への
導入は、フォトレジストをマスクとして半導体基板に直
接不純物を注入する方法や、半導体基板上にシリコン酸
化膜を形成し、さらにこのシリコン基板上にフォトレジ
ストを塗布し、このフォトレジストを半導体基板上の不
純物拡散層を形成する所定の位置のみ除去される様にパ
ターニングすることにより、フォトレジストをマスクと
して、シリコン酸化膜を通して不純物をシリコン基板内
に導入する方法などが用いられる。
第５図（ｂ）は後者の方法による半導体基板へのフォト
レジスト膜９をマスクとしたもので゛ある。この時第５
図（ｂ）におけるＰ型ベース層１０の破線Ｇ Ｉ Ｈに
沿った、注入されなボロンの濃度を示したのが第６図で
ある。尚、破線ＧＩＨは、半導体基板表面と平行である
。
レジスト膜９をマスクとしたもので゛ある。この時第５
図（ｂ）におけるＰ型ベース層１０の破線Ｇ Ｉ Ｈに
沿った、注入されなボロンの濃度を示したのが第６図で
ある。尚、破線ＧＩＨは、半導体基板表面と平行である
。
ボロンの濃度は、フォトレジスト
スクされていない領域では一定の濃度であるが、フォト
レジストの端部を境に、急激に濃度が減少し、ボロンの
濃度勾配がフォトレジストの端部を境に急激に変化する
ことを示している。これは、イオン注入による不純物の
導入は、熱拡散法による不純物の半導体基板内への導入
と比較して半導体基板内での横方向の拡がりが小さいた
めである。最後にアニールを施すことにより半導体基板
内に導入されたボロンは活性化され、Ｐ型ベース層１０
が形成される。
レジストの端部を境に、急激に濃度が減少し、ボロンの
濃度勾配がフォトレジストの端部を境に急激に変化する
ことを示している。これは、イオン注入による不純物の
導入は、熱拡散法による不純物の半導体基板内への導入
と比較して半導体基板内での横方向の拡がりが小さいた
めである。最後にアニールを施すことにより半導体基板
内に導入されたボロンは活性化され、Ｐ型ベース層１０
が形成される。
上述した従来の半導体装置の製造方法では、イオン注入
法により導入された不純物拡散層の半導体基板と平行な
方向における濃度が、マスクの端部で急激に減少するこ
とにより、不純物拡散層とは逆導電性を持つ周囲の導電
層との境界において急激なキャリア分布の勾配が生じ、
特に不純物拡散層の角端部において、半導体装置動作時
に電界の集中が生じ、バイポーラ半導体装置では、ベー
ス・コレクタ間の耐圧特性の低下，ＭＯＳ型半導体装置
ては、トレイン近傍でのポットエレクトロンの発生によ
るソース・トレイン間の耐圧の低下など、半導体装置に
おりる特性の低下をひき起ずという欠点がある。
法により導入された不純物拡散層の半導体基板と平行な
方向における濃度が、マスクの端部で急激に減少するこ
とにより、不純物拡散層とは逆導電性を持つ周囲の導電
層との境界において急激なキャリア分布の勾配が生じ、
特に不純物拡散層の角端部において、半導体装置動作時
に電界の集中が生じ、バイポーラ半導体装置では、ベー
ス・コレクタ間の耐圧特性の低下，ＭＯＳ型半導体装置
ては、トレイン近傍でのポットエレクトロンの発生によ
るソース・トレイン間の耐圧の低下など、半導体装置に
おりる特性の低下をひき起ずという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上に形成
された開口部を有するマスクを用いて不純物をイオン注
入し、不純物の拡散層を形成する半導体装置の製造方法
において、前記マスクの開口部にはデーバーか形成され
ているものである。
された開口部を有するマスクを用いて不純物をイオン注
入し、不純物の拡散層を形成する半導体装置の製造方法
において、前記マスクの開口部にはデーバーか形成され
ているものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は、第１の実施例として本発明を
ＮＰＮ型半導体装置に適用した場合のベース拡散層形成
の工程を示した半導体チップの断面図、第２図は、第１
図（ｅ）に示した破線ＡＣＢに沿ったＰ型ベース層１０
の不純物の濃度分布図である。尚、破線ＡＣＢは半導体
基板表面と平行である。
ＮＰＮ型半導体装置に適用した場合のベース拡散層形成
の工程を示した半導体チップの断面図、第２図は、第１
図（ｅ）に示した破線ＡＣＢに沿ったＰ型ベース層１０
の不純物の濃度分布図である。尚、破線ＡＣＢは半導体
基板表面と平行である。
まず第１図（ａ）に示す様に、Ｐ型半導体基板１内の所
定領域にシリコン酸化膜３による島状分離領域、及び島
状分離領域内の所定位置に高濃度のリンなどによるＮ型
不純物拡散によるコレクタ埋込層２を形成したのちＮ型
エピタキシャル層５を形成する。次で表面への電気的引
き出し領域としてＮ＋型型数散層４形成後に、半導体基
板表面に厚さ５００人程変成シリコン酸化膜６を熱酸化
法などにより成長させる。さらにシリコン酸化膜６上に
ＣＶＤ法によりシリコン窒化膜７を１ ０００人程変成
長させ、このシリコン窒化膜７ −Ｔ− 上に多結晶シリコン膜８を５００人程変成ＶＤ法により
成長させる。
定領域にシリコン酸化膜３による島状分離領域、及び島
状分離領域内の所定位置に高濃度のリンなどによるＮ型
不純物拡散によるコレクタ埋込層２を形成したのちＮ型
エピタキシャル層５を形成する。次で表面への電気的引
き出し領域としてＮ＋型型数散層４形成後に、半導体基
板表面に厚さ５００人程変成シリコン酸化膜６を熱酸化
法などにより成長させる。さらにシリコン酸化膜６上に
ＣＶＤ法によりシリコン窒化膜７を１ ０００人程変成
長させ、このシリコン窒化膜７ −Ｔ− 上に多結晶シリコン膜８を５００人程変成ＶＤ法により
成長させる。
次いで第１図（ｂ）に示す様に、多結晶シリコン膜８上
にフォトレジスト膜９を塗布した後、ベースを形成する
領域のみレジストＭ９が除去される様に現像する。
にフォトレジスト膜９を塗布した後、ベースを形成する
領域のみレジストＭ９が除去される様に現像する。
次に第１図＜ｃ＞に示すように、フォトレジスト膜９を
マスクとして多結晶シリコン膜８とシリコン窒化膜７の
エツチングをＣＦ４系のガスを用いたケミカルドライエ
ツチングにより行なう。この時多結晶シリコン膜８とシ
リコン窒化膜７とのエツチング速度が大きく異なること
から、シリコン窒化膜７にテーパー７Ａが形成される。
マスクとして多結晶シリコン膜８とシリコン窒化膜７の
エツチングをＣＦ４系のガスを用いたケミカルドライエ
ツチングにより行なう。この時多結晶シリコン膜８とシ
リコン窒化膜７とのエツチング速度が大きく異なること
から、シリコン窒化膜７にテーパー７Ａが形成される。
これは、ケミカルトライエツチングが等方性のエツチン
グであり、シリコン窒化膜７のエツチング速度に比べて
多結晶シリコン膜８のエツチング速度が大きいため、シ
リコン窒化膜７がエツチングされる間に多結晶シリコン
膜８の半導体基板に対して平行な方向のエツチングが進
み、多結晶シリコン膜８が除去された部分のシリコン窒
化膜７が順次エツチングされることによる。
グであり、シリコン窒化膜７のエツチング速度に比べて
多結晶シリコン膜８のエツチング速度が大きいため、シ
リコン窒化膜７がエツチングされる間に多結晶シリコン
膜８の半導体基板に対して平行な方向のエツチングが進
み、多結晶シリコン膜８が除去された部分のシリコン窒
化膜７が順次エツチングされることによる。
次に第１図（ｄ）に示す様に、フォトレジスト膜９を剥
離し、多結晶シリコン膜８及びシリコン窒化膜７をマス
クとして、イオン注入法により半導体基板内にＰ型不純
物、例えばボロンをエネルギー２０〜３０ｋｅ■ ドー
ズ量５Ｘ］、Ｏ’２〜５ Ｘ １０ ”ｃｍ−２程度で
導入しＰ型ベース層１０を形成する。この時マスクとな
るシリコン窒化膜７には、テーパー７Ａが形成されてお
り、シリコン窒化膜７が除去された部分から外側に向か
って窒化膜厚が連続的に厚くなっており、シリコン窒化
膜が除去された部分ではシリコン酸化Ｍ６を通して一定
の濃度でボロンが半導体基板内部に導入され、その部分
は半導体装置の動作時には、ベース領域として働き、半
導体装置の電気的特性を支配する領域となる。一方、シ
リコン窒化膜７のテーパ−７Ａ形成部分より半導体基板
内部に導入されたボロンの濃度は、シリコン窒化膜７の
膜厚の変化に応じて変化する。すなわちシリコン窒化膜
７の膜厚が厚くなるほどボロンの半導体基板内へ導入さ
れる濃度は低くなり、最も膜厚が厚くなり多結晶シリコ
ンＭ８によってもマスクされている半導体基板内部には
、ボロンは導入されない。
離し、多結晶シリコン膜８及びシリコン窒化膜７をマス
クとして、イオン注入法により半導体基板内にＰ型不純
物、例えばボロンをエネルギー２０〜３０ｋｅ■ ドー
ズ量５Ｘ］、Ｏ’２〜５ Ｘ １０ ”ｃｍ−２程度で
導入しＰ型ベース層１０を形成する。この時マスクとな
るシリコン窒化膜７には、テーパー７Ａが形成されてお
り、シリコン窒化膜７が除去された部分から外側に向か
って窒化膜厚が連続的に厚くなっており、シリコン窒化
膜が除去された部分ではシリコン酸化Ｍ６を通して一定
の濃度でボロンが半導体基板内部に導入され、その部分
は半導体装置の動作時には、ベース領域として働き、半
導体装置の電気的特性を支配する領域となる。一方、シ
リコン窒化膜７のテーパ−７Ａ形成部分より半導体基板
内部に導入されたボロンの濃度は、シリコン窒化膜７の
膜厚の変化に応じて変化する。すなわちシリコン窒化膜
７の膜厚が厚くなるほどボロンの半導体基板内へ導入さ
れる濃度は低くなり、最も膜厚が厚くなり多結晶シリコ
ンＭ８によってもマスクされている半導体基板内部には
、ボロンは導入されない。
次に第１図（ｅ）に示ず様に、ボロンイオン注入時のマ
スクとなった多結晶シリコン膜８とシリコン窒化膜７を
除去する。最後にアニールを行い、イオン注入時に発生
した結晶欠陥を回復する。
スクとなった多結晶シリコン膜８とシリコン窒化膜７を
除去する。最後にアニールを行い、イオン注入時に発生
した結晶欠陥を回復する。
第２図に第１図（ｅ）で示したＰ型ベース層１０の破線
ＡＣＢに沿ったボロンの濃度分布を示す。
ＡＣＢに沿ったボロンの濃度分布を示す。
このように第１の実施例によれは、第２図に示したよう
に、Ｐ型ベース層１０における不純物の濃度分布はゆる
やかになるため、拡散層の角端部に電界の集中が生じる
ことはなくなる。
に、Ｐ型ベース層１０における不純物の濃度分布はゆる
やかになるため、拡散層の角端部に電界の集中が生じる
ことはなくなる。
第３図（ａ）〜（ｆ）は本発明の第２の実施例を説明す
るための半導体チップの断面図であり、本発明をＮ型Ｍ
Ｏ３半導体装置のソース、ドレイン形成に適用した場合
を示す。
るための半導体チップの断面図であり、本発明をＮ型Ｍ
Ｏ３半導体装置のソース、ドレイン形成に適用した場合
を示す。
まず第３図（ａ）に示す様に、Ｐ型半導体基板１上にシ
リコン酸化膜３Ａにより分離領域を形成する。次にシリ
コン酸化膜６Ａ上に第１の実施例と同様にシリコン窒化
膜７と多結晶シリコン膜８を形成する。
リコン酸化膜３Ａにより分離領域を形成する。次にシリ
コン酸化膜６Ａ上に第１の実施例と同様にシリコン窒化
膜７と多結晶シリコン膜８を形成する。
次に第３図（ｂ）に示す様に、分離領域内のソース・ド
レインが形成される領域の多結晶シリコン膜８を除去す
る。
レインが形成される領域の多結晶シリコン膜８を除去す
る。
次に第３図（ｃ）に示す様に、フォトレジスト膜９Ａを
形成したのち、ソース・ドレインが形成される領域のみ
除去する。
形成したのち、ソース・ドレインが形成される領域のみ
除去する。
次に第３図（ｄ）に示すように、ＣＦ４系のガスによる
ケミカルドライエツチングを施すことによりシリコン窒
化膜７にテーパー７Ａが形成される。原、理は、第１の
実施例で説明したのと同様である。
ケミカルドライエツチングを施すことによりシリコン窒
化膜７にテーパー７Ａが形成される。原、理は、第１の
実施例で説明したのと同様である。
次に第３図（ｅ）に示す様に、フォトレジスト膜９Ａを
剥離したのちＮ型不純物、例えばヒ素のイオン注入を行
いソース・ドレイン２０を形成する。これによりソース
・トレインのゲート方向へのヒ素の濃度分布は極めてゆ
るやかに変化する。
剥離したのちＮ型不純物、例えばヒ素のイオン注入を行
いソース・ドレイン２０を形成する。これによりソース
・トレインのゲート方向へのヒ素の濃度分布は極めてゆ
るやかに変化する。
９
最後にアニールを施すことにより半導体基板の結晶性を
回復する。
回復する。
第４図に第３図（ｆ）で示したソース・ドレイン２０の
破線ＥＦＤに沿って導入されたヒ素の濃度分布を示す。
破線ＥＦＤに沿って導入されたヒ素の濃度分布を示す。
このように第２の実施例によれば、ドレイン近傍での強
電界の発生及びそれに伴うホットエレクトロンの発生を
避けることができる。
電界の発生及びそれに伴うホットエレクトロンの発生を
避けることができる。
以上説明した様に本発明は、テーパーを有する開口部が
形成されたマスクを用いてイオン注入法により不純物を
半導体基板内部に導入し、拡散層を形成することにより
不純物の濃度をその端部において極めてゆるやかな分布
を持たせることができるため、半導体装置の動作時に不
純物拡散層の端部で発生しやすい強電界を緩和させ、半
導体装置の特性の低下を防ぐことができるという効果が
ある。
形成されたマスクを用いてイオン注入法により不純物を
半導体基板内部に導入し、拡散層を形成することにより
不純物の濃度をその端部において極めてゆるやかな分布
を持たせることができるため、半導体装置の動作時に不
純物拡散層の端部で発生しやすい強電界を緩和させ、半
導体装置の特性の低下を防ぐことができるという効果が
ある。
０−
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための半導体チップの断面図、第２図は第１図（ｅ）
の破線ＡＣＢに沿った不純物の濃度分布図、第３図（ａ
）〜（ｆ）は第２の実施例を説明するための半導体チッ
プの断面図、第４図は第３図（ｆ）の破線ＤＥＦに沿っ
た不純物の濃度分布図、第５図（ａ）（ｂ）は従来例を
説明するための半導体チップの断面図、第６図は第５図
（ｂ）の破線ＧＩＨに沿った不純物の濃度分布図である
。 １・・・Ｐ型半導体基板、２・・・コレクタ、３・・・
シリコン酸化膜、４・・・Ｎ＋型型数散層５・・・Ｎ型
エピタキシャル層、６，６Ａ・・・シリコン酸化膜、７
・・・シリコン窒化膜、７Ａ・・・テーパー、８・・・
多結晶シリコン膜、９，９Ａ・・・フォトレジスト膜、
１０・・・Ｐ型ベース層、２０・・・ソース・ドレイン
。
るための半導体チップの断面図、第２図は第１図（ｅ）
の破線ＡＣＢに沿った不純物の濃度分布図、第３図（ａ
）〜（ｆ）は第２の実施例を説明するための半導体チッ
プの断面図、第４図は第３図（ｆ）の破線ＤＥＦに沿っ
た不純物の濃度分布図、第５図（ａ）（ｂ）は従来例を
説明するための半導体チップの断面図、第６図は第５図
（ｂ）の破線ＧＩＨに沿った不純物の濃度分布図である
。 １・・・Ｐ型半導体基板、２・・・コレクタ、３・・・
シリコン酸化膜、４・・・Ｎ＋型型数散層５・・・Ｎ型
エピタキシャル層、６，６Ａ・・・シリコン酸化膜、７
・・・シリコン窒化膜、７Ａ・・・テーパー、８・・・
多結晶シリコン膜、９，９Ａ・・・フォトレジスト膜、
１０・・・Ｐ型ベース層、２０・・・ソース・ドレイン
。
Claims (1)
- 半導体基板上に形成された開口部を有するマスクを用い
て不純物をイオン注入し、不純物の拡散層を形成する半
導体装置の製造方法において、前記マスクの開口部には
テーパーが形成されていることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005109A JPH03209816A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005109A JPH03209816A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209816A true JPH03209816A (ja) | 1991-09-12 |
Family
ID=11602191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005109A Pending JPH03209816A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209816A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2281786A (en) * | 1993-09-09 | 1995-03-15 | Korea Electronics Telecomm | Optical switching device |
| JP2009277741A (ja) * | 2008-05-13 | 2009-11-26 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2011142210A (ja) * | 2010-01-07 | 2011-07-21 | Sharp Corp | 太陽電池およびその製造方法 |
-
1990
- 1990-01-12 JP JP2005109A patent/JPH03209816A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2281786A (en) * | 1993-09-09 | 1995-03-15 | Korea Electronics Telecomm | Optical switching device |
| GB2281786B (en) * | 1993-09-09 | 1997-05-28 | Korea Electronics Telecomm | Optical switching device and manufacturing method of the same |
| JP2009277741A (ja) * | 2008-05-13 | 2009-11-26 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2011142210A (ja) * | 2010-01-07 | 2011-07-21 | Sharp Corp | 太陽電池およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| US5208181A (en) | Locos isolation scheme for small geometry or high voltage circuit | |
| JP3258210B2 (ja) | 埋込素子分離基板およびその製造方法 | |
| JPH0481866B2 (ja) | ||
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
| JPH08195441A (ja) | 半導体装置の製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH0212832A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPH01253933A (ja) | 半導体装置の製造方法 | |
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPS5955035A (ja) | 半導体装置の製造方法 |