JPH0464227A - 半導体素子とその製造方法 - Google Patents
半導体素子とその製造方法Info
- Publication number
- JPH0464227A JPH0464227A JP2175201A JP17520190A JPH0464227A JP H0464227 A JPH0464227 A JP H0464227A JP 2175201 A JP2175201 A JP 2175201A JP 17520190 A JP17520190 A JP 17520190A JP H0464227 A JPH0464227 A JP H0464227A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thermal oxide
- film
- phosphorus
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子、特にバイポーラ型トランジスタお
よびその製造方法に関し、主としてシリコン基板の表面
への拡散による半導体領域の形成及び、その上へのパシ
ベーション膜の形成のための技術に関する。
よびその製造方法に関し、主としてシリコン基板の表面
への拡散による半導体領域の形成及び、その上へのパシ
ベーション膜の形成のための技術に関する。
小信号ｎｐｎ ）ランジスタなどの半導体素子をプレー
ナ仕様で製造する技術については、■工業調査会１９８
３年７月発行の［最新ＬＳＩプロセス技術ＪＰ、１５６
〜１５７にその不純物拡散の形態として記載されている
。
ナ仕様で製造する技術については、■工業調査会１９８
３年７月発行の［最新ＬＳＩプロセス技術ＪＰ、１５６
〜１５７にその不純物拡散の形態として記載されている
。
この文献によれば、シリコンウェハ表面にリンを拡散し
てｎ型のエミッタ領域を形成するプロセスとして、複数
枚のウェハをプロセスチューブ内に収容し、このチュー
ブ内に処理ガスとしてオキシ塩化リン（ＰＯｃ６３）を
Ｎ２や０２のキャリアガスによって供給し、ウェハにＰ
（リン）のデポジションおよび拡散を行う。その後、デ
ポジション炉から処理済みのウェハを取り出し、（第１
図乃至第４図を参照）ウェハ１表面に形成されたリンガ
ラス（リン酸化物を含んだガラス）層５をその全てない
し一部をフッ酸（ＨＦ）系のエッチ液により除去する。
てｎ型のエミッタ領域を形成するプロセスとして、複数
枚のウェハをプロセスチューブ内に収容し、このチュー
ブ内に処理ガスとしてオキシ塩化リン（ＰＯｃ６３）を
Ｎ２や０２のキャリアガスによって供給し、ウェハにＰ
（リン）のデポジションおよび拡散を行う。その後、デ
ポジション炉から処理済みのウェハを取り出し、（第１
図乃至第４図を参照）ウェハ１表面に形成されたリンガ
ラス（リン酸化物を含んだガラス）層５をその全てない
し一部をフッ酸（ＨＦ）系のエッチ液により除去する。
然る後に酸化性雰囲気の熱処理炉に収容して、所定の温
度と時間をかけて処理することによりリン拡散層３を形
成するとともにその表面に熱酸化膜４、またはリンを含
んだ熱酸化膜層を形成する。
度と時間をかけて処理することによりリン拡散層３を形
成するとともにその表面に熱酸化膜４、またはリンを含
んだ熱酸化膜層を形成する。
然る後に、ホトレジストプロセスにより、表面の酸化膜
の一部を窓開してエミッタ及びヘース部に電極コンタク
ト用孔をあけ、エミッタ・ヘース接合部上の酸化膜の表
面状態安定化処理として、Ｈ２ガスく含んだＮ２ガス雰
囲気中で熱処理を行い、電流増幅率（ｈ ＦＥ）等の特
性検査を行う。
の一部を窓開してエミッタ及びヘース部に電極コンタク
ト用孔をあけ、エミッタ・ヘース接合部上の酸化膜の表
面状態安定化処理として、Ｈ２ガスく含んだＮ２ガス雰
囲気中で熱処理を行い、電流増幅率（ｈ ＦＥ）等の特
性検査を行う。
なお、第１図はこのような従来技術におけるプロセスフ
ローチャートであり、第２図乃至第４図はこのプロセス
の主要工程に対応する素子の断面図である。すなわち、
第２図はリンデポジション後、第３図はリンガラス除去
後、そして第４図は拡散（酸化）後におけるそれぞれの
素子の断面図である。
ローチャートであり、第２図乃至第４図はこのプロセス
の主要工程に対応する素子の断面図である。すなわち、
第２図はリンデポジション後、第３図はリンガラス除去
後、そして第４図は拡散（酸化）後におけるそれぞれの
素子の断面図である。
前記した従来方法によれば次のような問題がある。
＋Ｊ ７デポジシヨン、拡散およびアニールの各熱処理
において、それぞれの処理ごとにウェハを熱処理治具ヘ
チャージして、処理炉内に通し、処理が終れば炉から出
してディスチャージ作業を行う必要がある。したがって
、プロセス全体にわたれば作業工数が多くなり、ハンド
リング回数も増えるために、ウェハへの異物の付着が生
し、また傷も発生しやすい。
において、それぞれの処理ごとにウェハを熱処理治具ヘ
チャージして、処理炉内に通し、処理が終れば炉から出
してディスチャージ作業を行う必要がある。したがって
、プロセス全体にわたれば作業工数が多くなり、ハンド
リング回数も増えるために、ウェハへの異物の付着が生
し、また傷も発生しやすい。
本発明はこのようなウェハのチャージおよびディスチャ
ージ作業、すなわち、ウェハのハンドリング回数を低減
し、上記問題を解決することを目的とする。
ージ作業、すなわち、ウェハのハンドリング回数を低減
し、上記問題を解決することを目的とする。
上記目的を達成するために、本発明は半導体基板の一主
面上にいったん形成した不純物を含むガラス層を全て除
去してなる熱酸化膜、または上記不純物を含むガラスの
一部を除去してなる熱酸化膜をパシベーション膜の一部
として有することを特徴とする半導体素子に関するもの
である。
面上にいったん形成した不純物を含むガラス層を全て除
去してなる熱酸化膜、または上記不純物を含むガラスの
一部を除去してなる熱酸化膜をパシベーション膜の一部
として有することを特徴とする半導体素子に関するもの
である。
本発明はまた、バイポーラトランジスタの製造プロセス
において、半導体基板の一主表面にリンデポジション、
拡散処理および酸化を連続処理によりエミッタ領域を形
成すると同時に、その上にリンガラス層及び熱酸化膜を
形成し、そのリンガラス層を除去した熱酸化膜をパシベ
ーション膜とする半導体素子の製造方法に関するもので
ある。
において、半導体基板の一主表面にリンデポジション、
拡散処理および酸化を連続処理によりエミッタ領域を形
成すると同時に、その上にリンガラス層及び熱酸化膜を
形成し、そのリンガラス層を除去した熱酸化膜をパシベ
ーション膜とする半導体素子の製造方法に関するもので
ある。
本発明はさらにまた、バイポーラトランジスタの製造プ
ロセスにおいて、半導体基板の一主表面にリンデポジシ
ョン、拡散処理および酸化を連続処理によりエミッタ領
域を形成すると同時に、その上にリンガラス層及び熱酸
化膜を形成し、そのリンガラス層の一部を除去してリン
ガラスを含んだ熱酸化膜をパシベーション膜とする半導
体素子の製造方法に関するものである。
ロセスにおいて、半導体基板の一主表面にリンデポジシ
ョン、拡散処理および酸化を連続処理によりエミッタ領
域を形成すると同時に、その上にリンガラス層及び熱酸
化膜を形成し、そのリンガラス層の一部を除去してリン
ガラスを含んだ熱酸化膜をパシベーション膜とする半導
体素子の製造方法に関するものである。
前記の手段によれば、リンデポジション、拡散およびア
ニールの熱処理を一つの炉において連続して行うことに
なり、ウェハのチャージおよびディスチャージ作業をい
ちいち行わなくてすみ、ウェハのハンドリング回数は在
来の１／３程度となり、したがってそれに伴う作業工数
も減少し、ウェハに異物が付着したり損傷を与えたりす
るポテンシャルも１／３と減少する。
ニールの熱処理を一つの炉において連続して行うことに
なり、ウェハのチャージおよびディスチャージ作業をい
ちいち行わなくてすみ、ウェハのハンドリング回数は在
来の１／３程度となり、したがってそれに伴う作業工数
も減少し、ウェハに異物が付着したり損傷を与えたりす
るポテンシャルも１／３と減少する。
また、これらの処理も同一炉内にて行い、温度およびガ
ス雰囲気をそれぞれの処理条件に合わせて変更、調整す
る処理シーケンスを可能とすることにより、製品の質の
向上に有効である。
ス雰囲気をそれぞれの処理条件に合わせて変更、調整す
る処理シーケンスを可能とすることにより、製品の質の
向上に有効である。
以下、本発明の一実施例を第５図乃至第８図により説明
する。
する。
このうち、第５図はエミッタ領域形成からコンタクトホ
トレジスト処理後の特性検査までのプロセスフローチャ
ートを示し、第６図〜第８図は上記プロセスの主要工程
に対応する断面図である。
トレジスト処理後の特性検査までのプロセスフローチャ
ートを示し、第６図〜第８図は上記プロセスの主要工程
に対応する断面図である。
（ａ）リンデポジション： 第６図に示すようにｎ型Ｓ
ｉ基板（ウェハ）■の一主表面に酸化膜４をマスクとし
てベース領域となるｐ型不純物層２がすでに形成された
ものを用意し、酸化膜４の一部を窓開し、処理炉中で不
純物源としてオキシ塩化リン（ＰＯ（１！３）を用いた
下記の気相化学反応法によりリンガラス膜５を全面にデ
ポジットしてエミッタ領域３を形成する。
ｉ基板（ウェハ）■の一主表面に酸化膜４をマスクとし
てベース領域となるｐ型不純物層２がすでに形成された
ものを用意し、酸化膜４の一部を窓開し、処理炉中で不
純物源としてオキシ塩化リン（ＰＯ（１！３）を用いた
下記の気相化学反応法によりリンガラス膜５を全面にデ
ポジットしてエミッタ領域３を形成する。
（ｂ）拡散（酸化）： 第７図に示すように酸化処理に
よりエミッタ領域３を所定の深さ（約１μｍ）まで拡散
するとともに、エミッタ領域とリンガラスＷ！５の界面
に熱酸化膜８を５０００人程度成長させる。此の処理に
よりリンガラス膜４はその膜厚およびその中のリンの濃
度を減少してこれまでの状態を保持する。
よりエミッタ領域３を所定の深さ（約１μｍ）まで拡散
するとともに、エミッタ領域とリンガラスＷ！５の界面
に熱酸化膜８を５０００人程度成長させる。此の処理に
よりリンガラス膜４はその膜厚およびその中のリンの濃
度を減少してこれまでの状態を保持する。
（Ｃ）アニール： さらに４７０℃、Ｈ２を含んだＮ２
ガス雰囲気中での熱処理（アニール）を行う。
ガス雰囲気中での熱処理（アニール）を行う。
（ｄ）リンガラ、ス除去： 第８図に示すように、リン
ガラス膜５の全てをフッ酸（ＨＦ）系のエッチ液にて除
去する。
ガラス膜５の全てをフッ酸（ＨＦ）系のエッチ液にて除
去する。
あるいはリンガラス膜５の一部を残すようにエッチする
。
。
（ｅ）コンタクトホトエッチ： この後、図示されない
が、ホトレジストを利用したエッチ技術により、ベース
領域２およびエミッタ領域３の上の上部の酸化膜４の一
部に電極コンタクト用の窓穴をあける。
が、ホトレジストを利用したエッチ技術により、ベース
領域２およびエミッタ領域３の上の上部の酸化膜４の一
部に電極コンタクト用の窓穴をあける。
（ｆ）特性検査： さいごにピン接触により特性検査を
行い、さらに電極プロセスへ移行する。
行い、さらに電極プロセスへ移行する。
他の実施例として、リンデポジション、酸化、リンガラ
ス除去の各処理の後ＣＶ Ｄ （ＣｈｅｍｉｃａｌＶａ
ｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ ）法により第９図に
示すように熱酸化１ｔ！ｉ８の上にＰ Ｓ Ｇ （Ｐｈ
ｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ ） ６等
を堆積してバシヘーション構造とすることができる。
ス除去の各処理の後ＣＶ Ｄ （ＣｈｅｍｉｃａｌＶａ
ｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ ）法により第９図に
示すように熱酸化１ｔ！ｉ８の上にＰ Ｓ Ｇ （Ｐｈ
ｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ ） ６等
を堆積してバシヘーション構造とすることができる。
また、第５図（ａ）〜（ｆ）で示した実施例において、
リンデポジション（ａ）と拡散（酸化）（ｂ）とを同一
処理炉中で連続処理することにより、ウェハのチャージ
およびディスチャージ作業を含む工数を節減できるとと
もに、ウェハへの異物付着等をなくし、歩留及び品質の
改善の効果がある。
リンデポジション（ａ）と拡散（酸化）（ｂ）とを同一
処理炉中で連続処理することにより、ウェハのチャージ
およびディスチャージ作業を含む工数を節減できるとと
もに、ウェハへの異物付着等をなくし、歩留及び品質の
改善の効果がある。
さらに、上記 （ａ）、（ｂ）処理に引きつづきアニー
ル（Ｃ）処理をも同一処理炉で連続処理う行うようにす
れば、上記効果は−そう顕著なものとなる。
ル（Ｃ）処理をも同一処理炉で連続処理う行うようにす
れば、上記効果は−そう顕著なものとなる。
また、これまでの実施例では第５図におけるリンデポジ
ション（ａ）、拡散（ｂ）によるエミッタ形成法として
、オキシ塩化リン（ＰＯＣｌ２）を用いた気相化学反応
法による方法を述べたが、そのリンデポジションにかえ
てＣＶＤ法により行い、第１０図に示すように、酸化膜
４の窓開後にＰＳＧ膜７を堆積し、然るのちに次の拡散
及び酸化処理（ｂ）を行って、第１１図に示すようにエ
ミッタ領域３及び熱酸化膜８を形成し、次のリンガラス
除去を経て、さらにパシベーション膜としてＰＳＧＰＪ
６を堆積することにより第９図で示した場合とほぼ同様
の構造を得ることができる。
ション（ａ）、拡散（ｂ）によるエミッタ形成法として
、オキシ塩化リン（ＰＯＣｌ２）を用いた気相化学反応
法による方法を述べたが、そのリンデポジションにかえ
てＣＶＤ法により行い、第１０図に示すように、酸化膜
４の窓開後にＰＳＧ膜７を堆積し、然るのちに次の拡散
及び酸化処理（ｂ）を行って、第１１図に示すようにエ
ミッタ領域３及び熱酸化膜８を形成し、次のリンガラス
除去を経て、さらにパシベーション膜としてＰＳＧＰＪ
６を堆積することにより第９図で示した場合とほぼ同様
の構造を得ることができる。
第１２図（ａ）〜（ｇ）は上記実施例に対応するプロセ
スフローチャートを示す。
スフローチャートを示す。
なお、本実施例では、拡散（酸化）（ｂ）ステップにお
いて、第１３図（Ａ）〜（Ｃ）に示すような炉冷時の雰
囲気と温度条件を種々に変えた熱処理シーケンスにより
、エミッタ領域３の形成と熱酸化膜８の形成を同一処理
炉での連続処理により行う。
いて、第１３図（Ａ）〜（Ｃ）に示すような炉冷時の雰
囲気と温度条件を種々に変えた熱処理シーケンスにより
、エミッタ領域３の形成と熱酸化膜８の形成を同一処理
炉での連続処理により行う。
これまでの実施例ではｎｐｎｌ−ランジスタの製造の場
合について述べたが、同様の方法でｐｎｐトランジスタ
の製造の場合にも、応用が可能である。
合について述べたが、同様の方法でｐｎｐトランジスタ
の製造の場合にも、応用が可能である。
この場合、たとえば、第５Ｆ！！１（ａ）及び第１２図
（ａ）において、リンデポジションをポロンデポジショ
ンに置き撲えればよい。
（ａ）において、リンデポジションをポロンデポジショ
ンに置き撲えればよい。
本発明は、以上説明したように構成されているので、以
下に記載されるような効果を奏する。
下に記載されるような効果を奏する。
本発明によれば、リンデポジションと拡散およびアニー
ル処理を同一処理炉で連続して行うことができ、ウェハ
のチャージおよびディスチャージ作業を節減することが
できるから作業工数を低減できるとともに、外部よりの
ウェハへの異物の付着損傷の発生を大幅に減少させるこ
とができ、その結果、素子の歩留を向上するとともに品
質を改善することができる。
ル処理を同一処理炉で連続して行うことができ、ウェハ
のチャージおよびディスチャージ作業を節減することが
できるから作業工数を低減できるとともに、外部よりの
ウェハへの異物の付着損傷の発生を大幅に減少させるこ
とができ、その結果、素子の歩留を向上するとともに品
質を改善することができる。
第１図は従来技術によるエミッタ形成からコンタクトホ
トレジ後の特性検査までのプロセスフローチャート図で
ある。 第２図乃至第４図は第１図におけるプロセスに対応する
工程断面図である。 第５図は本発明の一実施例であって、エミッタ形成から
コンタクトホトレジ後の特性検査までのプロセスフロー
チャート図である。 第６図乃至第８図は第５図のプロセスに対応する工程断
面図である。 第９図は本発明の実施例において、パシベーション膜と
してＰＳＧｌｌｌｊを形成した場合の素子の断面図であ
る。 第１０図および第１１図は本発明の他の実施例プロセス
の工程断面図である。 第１２図は本発明の他の実施例に対応するプロセスフロ
ーチャート図で第１０図、第１１図がこれに対応する。 第１３図（Ａ）（Ｂ）（Ｃ）は第１２図の実施例におけ
る拡散処理シーケンス例の条件図（曲線図）である。 ｌ・・・ｎ型Ｓｉ基板、 ２・・・ｐ型ベース領域、３
・・・ｎ型エミッタ領域、 ４・・・熱酸化膜、５・・
・リンガラス膜、 ６・・・パシベーション（ＰＳＧ
）膜、 ７・・・エミツタ不純物ソース用ＰＳＧ膜８・
・・エミッタ上に形成された熱酸化Ｉ！ｌＩｉ。 第 １ 図 第 ２ 図 ２−ｐ￥７へ゛−７４４ｐ域 第 １２図 第 図
トレジ後の特性検査までのプロセスフローチャート図で
ある。 第２図乃至第４図は第１図におけるプロセスに対応する
工程断面図である。 第５図は本発明の一実施例であって、エミッタ形成から
コンタクトホトレジ後の特性検査までのプロセスフロー
チャート図である。 第６図乃至第８図は第５図のプロセスに対応する工程断
面図である。 第９図は本発明の実施例において、パシベーション膜と
してＰＳＧｌｌｌｊを形成した場合の素子の断面図であ
る。 第１０図および第１１図は本発明の他の実施例プロセス
の工程断面図である。 第１２図は本発明の他の実施例に対応するプロセスフロ
ーチャート図で第１０図、第１１図がこれに対応する。 第１３図（Ａ）（Ｂ）（Ｃ）は第１２図の実施例におけ
る拡散処理シーケンス例の条件図（曲線図）である。 ｌ・・・ｎ型Ｓｉ基板、 ２・・・ｐ型ベース領域、３
・・・ｎ型エミッタ領域、 ４・・・熱酸化膜、５・・
・リンガラス膜、 ６・・・パシベーション（ＰＳＧ
）膜、 ７・・・エミツタ不純物ソース用ＰＳＧ膜８・
・・エミッタ上に形成された熱酸化Ｉ！ｌＩｉ。 第 １ 図 第 ２ 図 ２−ｐ￥７へ゛−７４４ｐ域 第 １２図 第 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板の一主面上にいったん形成した不純物を
含むガラス層を全て除去してなる熱酸化膜、または上記
不純物を含むガラス層の一部を除去してなる熱酸化膜を
その基板表面のパシベーション膜の一部として有するこ
とを特徴とする半導体素子。 ２、バイポーラトランジスタの製造プロセスにおいて、
半導体基板の一主表面にリンデポジション、拡散処理お
よび酸化を連続処理によりエミッタ領域を形成すると同
時に、その上にリンガラス層及び熱酸化膜を形成し、そ
のリンガラス層を除去した熱酸化膜をパシベーション膜
とする半導体素子の製造方法。 ３、バイポーラトランジスタの製造プロセスにおいて、
半導体基板の一主表面にリンデポジション、拡散処理お
よび酸化を連続処理によりエミッタ領域を形成すると同
時に、その上にリンガラス層及び熱酸化膜を形成し、そ
のリンガラス層の一部を除去してリンガラスを含んだ熱
酸化膜をパシベーション膜とする半導体素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175201A JPH0464227A (ja) | 1990-07-04 | 1990-07-04 | 半導体素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175201A JPH0464227A (ja) | 1990-07-04 | 1990-07-04 | 半導体素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464227A true JPH0464227A (ja) | 1992-02-28 |
Family
ID=15992065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175201A Pending JPH0464227A (ja) | 1990-07-04 | 1990-07-04 | 半導体素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140243A (ja) * | 2018-02-09 | 2019-08-22 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
-
1990
- 1990-07-04 JP JP2175201A patent/JPH0464227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140243A (ja) * | 2018-02-09 | 2019-08-22 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824007B2 (ja) | 半導体装置の製造方法 | |
| JPH0464227A (ja) | 半導体素子とその製造方法 | |
| US3574007A (en) | Method of manufacturing improved mis transistor arrays | |
| EP0447522B1 (en) | A semiconductor device fabrication process | |
| JP2973958B2 (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 | |
| JPH065618A (ja) | バイポーラ型トランジスタの製造方法 | |
| JPS5850411B2 (ja) | 不純物拡散法 | |
| JPS63255914A (ja) | 半導体集積回路の製造方法 | |
| JPS59197129A (ja) | 半導体装置の製造方法 | |
| JPH04103133A (ja) | 半導体装置の製造方法 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JPS61148817A (ja) | 半導体装置の製造方法 | |
| JPS63269562A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH01232737A (ja) | 半導体素子の製造方法 | |
| JPH03133133A (ja) | 半導体装置の製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS61112331A (ja) | 半導体装置の製造方法 | |
| JPH1055940A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPS61170024A (ja) | 半導体装置の製造方法 | |
| JPH04328845A (ja) | 半導体装置の製造方法 | |
| JPH03283431A (ja) | 半導体装置の製造方法 | |
| JPS63296225A (ja) | 半導体装置の製造方法 |