JPH0320681A - 半導体装置のリーク電流検査方法 - Google Patents
半導体装置のリーク電流検査方法Info
- Publication number
- JPH0320681A JPH0320681A JP1155374A JP15537489A JPH0320681A JP H0320681 A JPH0320681 A JP H0320681A JP 1155374 A JP1155374 A JP 1155374A JP 15537489 A JP15537489 A JP 15537489A JP H0320681 A JPH0320681 A JP H0320681A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- terminal
- leak current
- inspection
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の静特性検査の中のリーク電流の検
査方法に関するものである。
査方法に関するものである。
従来の技術
近年、半導体装置（以下ＩＣと呼ぶ）はフラットパッケ
ージ化が進み、またユーザの要望でコムフレーム付の状
態で出荷するケースも出て来た。
ージ化が進み、またユーザの要望でコムフレーム付の状
態で出荷するケースも出て来た。
以下に従来のリーク電流検査方法について説明する。
第２図は従来のリーク検査方法を示すものである。第２
図において、１は被検査ＩＣ、２はＩＣの接地端子、３
はリーク電流検査端子、４は電流計、５は電圧源，６は
テスタの接地部分である。
図において、１は被検査ＩＣ、２はＩＣの接地端子、３
はリーク電流検査端子、４は電流計、５は電圧源，６は
テスタの接地部分である。
第３図は自動検査の状態を示すものである。第３図にお
いて１は被検査ＩＣ、１２はＡｕワイヤ１３はサブスト
レート、ｌ４は接着剤、８はコムフレーム、９は分離層
、７はＩＣの接地端子パッド、２はＩＣの接地端子、３
はリーク電流検査端子、１０は自動ハンドラ、１１はテ
スタ、４は電流計、５は電圧源、６はテスタの接地部分
である。
いて１は被検査ＩＣ、１２はＡｕワイヤ１３はサブスト
レート、ｌ４は接着剤、８はコムフレーム、９は分離層
、７はＩＣの接地端子パッド、２はＩＣの接地端子、３
はリーク電流検査端子、１０は自動ハンドラ、１１はテ
スタ、４は電流計、５は電圧源、６はテスタの接地部分
である。
以上の様に構威されたリーク電流検査方法について以下
その動作について説明する。
その動作について説明する。
まず、被検査ＩＣの接地端子を電圧源に接続する、次に
リーク電流検査端子をテスタの接地部分に接続する。そ
して電圧源にＰＮ接合が導通しないような微少な正電位
を与え、その電圧源に流れる電流を電流計で測定し、良
品，不良品の判定を行う。
リーク電流検査端子をテスタの接地部分に接続する。そ
して電圧源にＰＮ接合が導通しないような微少な正電位
を与え、その電圧源に流れる電流を電流計で測定し、良
品，不良品の判定を行う。
発明が解決しようとする課題
しかしながら上記の構戒ではコムフレーム付の状態でリ
ーク電流の検査を行う場合に問題が出てくる。
ーク電流の検査を行う場合に問題が出てくる。
以下にその説明を行う。ＩＣの接地端子はＡ． ｕワイ
ヤー，接地端子パッド，分離層，サブストレート，接着
剤を通じコムフレームと導通になっている。ＩＣの検査
を行う場合、ノ＼ンドラを使用して自動検査を行うがハ
ンドラのガイドレールとコムフレームが接触している為
，ハンドラのメカノイズや電源リップル等がコムフレー
ムを通じＩＣの接地に影響を及ぼす。従来のリーク電流
の検査方法で検査を行うとＩＣの接地端子が接地されて
いない為、ＩＣの接地がノ＼ンドラのメカノイズや電源
リップル等の影響を受け検査が不安定となる欠点を有し
ていた。
ヤー，接地端子パッド，分離層，サブストレート，接着
剤を通じコムフレームと導通になっている。ＩＣの検査
を行う場合、ノ＼ンドラを使用して自動検査を行うがハ
ンドラのガイドレールとコムフレームが接触している為
，ハンドラのメカノイズや電源リップル等がコムフレー
ムを通じＩＣの接地に影響を及ぼす。従来のリーク電流
の検査方法で検査を行うとＩＣの接地端子が接地されて
いない為、ＩＣの接地がノ＼ンドラのメカノイズや電源
リップル等の影響を受け検査が不安定となる欠点を有し
ていた。
本発明は、上記問題点を解決するもので、あらゆる状態
のＩＣのリーク電流の検査を安定化させることを目的と
する。
のＩＣのリーク電流の検査を安定化させることを目的と
する。
課題を解決するための手段
この目的を達成する為に本発明のリーク電流の検査方法
はＩＣの接地端子をテスタの接地部分に接続し、リーク
電流検査端子に電圧源を接続し、ＰＮ接合の導通しない
微少な負電位を与えその電圧源に流れる電流を検査する
という構成を有している。
はＩＣの接地端子をテスタの接地部分に接続し、リーク
電流検査端子に電圧源を接続し、ＰＮ接合の導通しない
微少な負電位を与えその電圧源に流れる電流を検査する
という構成を有している。
作用
このＩＣの接地端子をテスタの接地部分に接地する構成
によってハンドラから発生ずるメノノノイズや電源リッ
プルがＩＣに影響を及ぼす前にテスタの接地部分に吸収
する事ができる。この事によりリーク電流の検査を安定
に行う事ができる。
によってハンドラから発生ずるメノノノイズや電源リッ
プルがＩＣに影響を及ぼす前にテスタの接地部分に吸収
する事ができる。この事によりリーク電流の検査を安定
に行う事ができる。
実施例
以下本発明の実施例について図面を参照しながら説明す
る。
る。
第１図は本発明の実施例によるリーク電流の検査方法を
示すものである。
示すものである。
第１図において１は被検査ＩＣ、２はＩＣの接地端子、
３はリーク電流検査端子、４は電流刺，１５は電圧源、
６はテスターの接地部分である。
３はリーク電流検査端子、４は電流刺，１５は電圧源、
６はテスターの接地部分である。
以上のように構成されたり・−・ク電流の検査方法につ
いて、以下その動作について説明する。
いて、以下その動作について説明する。
まず、被検査ＩＣの接地端子をテスタの接地部分に接地
する。またリーク電流を検査する端子をテスタの電圧源
に接続する。そして電圧源にＰＮ接合が導通しないよう
な微少な負電位を与え、その電圧源に流れる電流を電流
計で読み良品，不良品の判定を行う。
する。またリーク電流を検査する端子をテスタの電圧源
に接続する。そして電圧源にＰＮ接合が導通しないよう
な微少な負電位を与え、その電圧源に流れる電流を電流
計で読み良品，不良品の判定を行う。
以上のように本実施例によるリーク電流の検査方法を設
けることにより従来のリーク電流の検査方法と電気的に
等価な検査を行う事ができ、かつハンドラのメカノイズ
や電源リツブルの影響に対しても安定にリーク電流の検
査を行う事ができる。
けることにより従来のリーク電流の検査方法と電気的に
等価な検査を行う事ができ、かつハンドラのメカノイズ
や電源リツブルの影響に対しても安定にリーク電流の検
査を行う事ができる。
発明の効果
以上のように本発明は、リーク電流の検査においてＩＣ
の接地端子をテスタの接地部分に接地し、リーク電流を
検査する端子にＰＮ接合の導通しない微少な負電位を与
えリーク電流を検査することにより、従来のリーク電流
の検査方法と電気的に等価な検査を行う事ができ、かつ
ノ＼ンドラのメカノイズや電源リップルの影響に対して
も安定にリーク電流の検査を行うことのできる優れたリ
ーク電流の検査方法である。
の接地端子をテスタの接地部分に接地し、リーク電流を
検査する端子にＰＮ接合の導通しない微少な負電位を与
えリーク電流を検査することにより、従来のリーク電流
の検査方法と電気的に等価な検査を行う事ができ、かつ
ノ＼ンドラのメカノイズや電源リップルの影響に対して
も安定にリーク電流の検査を行うことのできる優れたリ
ーク電流の検査方法である。
第１図は実施例におけるり・−ク電流の検査方法を示す
回路図，第２図は従来のリーク電流の検査方法を示す回
路図、第３図は従来の自動検査の状態を示す回路図であ
る。 １・・・・・・被検査ＩＣ、２・・・・・・ＩＣの接地
端子、３・・・・・・リーク電流検査端子、４・・・・
・・電流計、５・・・・・電圧源、６・・・・・・テス
タの接地部分。
回路図，第２図は従来のリーク電流の検査方法を示す回
路図、第３図は従来の自動検査の状態を示す回路図であ
る。 １・・・・・・被検査ＩＣ、２・・・・・・ＩＣの接地
端子、３・・・・・・リーク電流検査端子、４・・・・
・・電流計、５・・・・・電圧源、６・・・・・・テス
タの接地部分。
Claims (1)
- 半導体装置の静特性検査の自動検査において、半導体装
置の接地端子とテスタの接地端子を接続し、リーク電流
検査用端子にＰＮ接合が導通しない程度の微少の負電位
を与えることを特徴とした半導体装置のリーク電流検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155374A JPH0320681A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置のリーク電流検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155374A JPH0320681A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置のリーク電流検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320681A true JPH0320681A (ja) | 1991-01-29 |
Family
ID=15604540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155374A Pending JPH0320681A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置のリーク電流検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320681A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6654251B2 (en) | 2001-12-05 | 2003-11-25 | Samsung Electronics Co., Ltd. | Actuation of tray and door used for inserting and removing an optical storage unit to and from a computer |
-
1989
- 1989-06-16 JP JP1155374A patent/JPH0320681A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6654251B2 (en) | 2001-12-05 | 2003-11-25 | Samsung Electronics Co., Ltd. | Actuation of tray and door used for inserting and removing an optical storage unit to and from a computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720671A (en) | Semiconductor device testing device | |
| KR20110086046A (ko) | 정전 척의 검사방법 및 정전 척 장치 | |
| EP0483983B1 (en) | Method and apparatus for testing the soldering of semiconductor devices by the detection of leakage current | |
| US7307426B2 (en) | Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices | |
| US5905381A (en) | Functional OBIC analysis | |
| US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| JPH0320681A (ja) | 半導体装置のリーク電流検査方法 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JPH02222156A (ja) | プローブカード | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| Ferguson | High fault coverage of in-circuit IC pin faults with a vectorless test technique using parasitic transistors | |
| KR100506969B1 (ko) | 반도체 소자의 리키지 테스트 방법 | |
| Vinnakota | Deep submicron defect detection with the energy consumption ratio | |
| JPS6119142A (ja) | 半導体装置の試験装置 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JP3319078B2 (ja) | 半導体素子測定方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JP2512073B2 (ja) | サ―ジ防御回路の検査方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPS636476A (ja) | ハイブリツドｉｃの試験方法 | |
| JPH01244381A (ja) | 集積回路装置の検査方法 | |
| JPH01244382A (ja) | 集積回路装置の検査方法 | |
| JPS5957175A (ja) | 集積回路の測定方法 |