JPH0320765B2 - - Google Patents
Info
- Publication number
- JPH0320765B2 JPH0320765B2 JP59266591A JP26659184A JPH0320765B2 JP H0320765 B2 JPH0320765 B2 JP H0320765B2 JP 59266591 A JP59266591 A JP 59266591A JP 26659184 A JP26659184 A JP 26659184A JP H0320765 B2 JPH0320765 B2 JP H0320765B2
- Authority
- JP
- Japan
- Prior art keywords
- transferred
- constants
- constant
- rom
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、デイジタル制御装置における信号
の転送方式に関するものである。
の転送方式に関するものである。
第１図は例えば特願昭58−40337号に示された
従来の制御回路装置を示す構成図であり、図にお
いて、１はマンマシンである定数設定操作パネ
ル、２はこの定数設定操作パネル１により設定さ
れた定数を転送され、一時的にたくわえる不揮発
性メモリ、３はこの不揮発性メモリに転送された
定数を転送され、データ変更するRAM、４は信
号の転送及び制御演算、制御を行なうプログラム
がメモリされるROM、５は４にメモリされてい
るプログラムを実行するCPU、６は５により演
算された結果を位相信号に変えるGPG回路、７
は６の信号により制御されるサイリスタ装置であ
る。
従来の制御回路装置を示す構成図であり、図にお
いて、１はマンマシンである定数設定操作パネ
ル、２はこの定数設定操作パネル１により設定さ
れた定数を転送され、一時的にたくわえる不揮発
性メモリ、３はこの不揮発性メモリに転送された
定数を転送され、データ変更するRAM、４は信
号の転送及び制御演算、制御を行なうプログラム
がメモリされるROM、５は４にメモリされてい
るプログラムを実行するCPU、６は５により演
算された結果を位相信号に変えるGPG回路、７
は６の信号により制御されるサイリスタ装置であ
る。
次に動作について説明する。
例えば、デイジタル制御のサイリスタレオナー
ドにおいて、運転中に速度演算部のゲイン定数の
変更をする場合は、まず定数設定パネル１上のデ
イジタルスイツチで、変更するゲイン定数を設定
する。次にこれをEEPROM(2)にロードする。そ
してEEPROMからRAM３にロードして、CPU
５はこの新しいデータを用いて、ROM４内のコ
ードに従い演算を行う。この結果をGPG６に入
力してやりGPGは新しい位相制御角をサイリス
タ装置７に出力する。
ドにおいて、運転中に速度演算部のゲイン定数の
変更をする場合は、まず定数設定パネル１上のデ
イジタルスイツチで、変更するゲイン定数を設定
する。次にこれをEEPROM(2)にロードする。そ
してEEPROMからRAM３にロードして、CPU
５はこの新しいデータを用いて、ROM４内のコ
ードに従い演算を行う。この結果をGPG６に入
力してやりGPGは新しい位相制御角をサイリス
タ装置７に出力する。
従来の制御回路装置は以上のように構成されて
いるので、不揮発性メモリを含むカードの取り換
える場合、全定数を設定し直す必要があり、プロ
グラムの標準化を行なうと定数の数が膨大にな
り、その設定作業に時間がかかつてしまい、また
変更したための試験にも時間がかかるなどの欠点
があつた。
いるので、不揮発性メモリを含むカードの取り換
える場合、全定数を設定し直す必要があり、プロ
グラムの標準化を行なうと定数の数が膨大にな
り、その設定作業に時間がかかつてしまい、また
変更したための試験にも時間がかかるなどの欠点
があつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、予めROMに標
準の定数をセツトしておき、不揮発性メモリに定
数設定操作パネルから定数が転送されていなけれ
ば、ROMにセツトしておいた定数の標準値を
RAMに転送し、不揮発性メモリに定数設定操作
パネルから定数が転送されていれば、不揮発性メ
モリに転送された定数をRAMに転送することに
より、標準値でない定数のみを設定すればよい制
御回路装置を提供するものである。
除去するためになされたもので、予めROMに標
準の定数をセツトしておき、不揮発性メモリに定
数設定操作パネルから定数が転送されていなけれ
ば、ROMにセツトしておいた定数の標準値を
RAMに転送し、不揮発性メモリに定数設定操作
パネルから定数が転送されていれば、不揮発性メ
モリに転送された定数をRAMに転送することに
より、標準値でない定数のみを設定すればよい制
御回路装置を提供するものである。
以下、この発明の一実施例を図について説明す
る。第２図において、１はマンマシンである定数
設定操作パネル、２はこの定数設定操作パネル１
により設定された定設を転送され、一時的にたく
わえる不揮発性メモリ、３はこの不揮発性メモリ
に転送された定数を転送され、データ変換する
RAM、４は信号の転送及び制御演算、制御を行
なうプログラムと定数の標準値がメモリされる
ROM、５はROM４にメモリされているプログ
ラムを実行するCPU、６はCPU５により演算さ
れた結果を位相信号に変えるGPG回路、７は
GPG回路６の信号により制御されるサイリスタ
装置、８は不揮発性メモリ２が定数設定操作パネ
ル１により定数が設定されたか否かを判定する定
数設定判定手段である。
る。第２図において、１はマンマシンである定数
設定操作パネル、２はこの定数設定操作パネル１
により設定された定設を転送され、一時的にたく
わえる不揮発性メモリ、３はこの不揮発性メモリ
に転送された定数を転送され、データ変換する
RAM、４は信号の転送及び制御演算、制御を行
なうプログラムと定数の標準値がメモリされる
ROM、５はROM４にメモリされているプログ
ラムを実行するCPU、６はCPU５により演算さ
れた結果を位相信号に変えるGPG回路、７は
GPG回路６の信号により制御されるサイリスタ
装置、８は不揮発性メモリ２が定数設定操作パネ
ル１により定数が設定されたか否かを判定する定
数設定判定手段である。
次に動作について説明する。
先ず、定数設定操作パネル１上のデイジタルス
イツチで、定数コード番号に従つて定数を設定す
る。ただし、標準値の場合は設定なくてもよい。
次にこれを不揮発性メモリ２に転送する。そし
て、CPU５は定数設定判定手段８を用いてこの
不揮発性メモリ２の値が設定された値か否かを判
断し、不揮発性メモリ２の値又はROM４に予め
セツトされた標準値をRAM３に転送し、このデ
ータを用いてROM内のコードに従い演算を行な
う。この結果をGPG６に入力してやり、GPGは
位相制御角をサイリスタ装置７に出力する。第３
図はこの定数設定手段をプログラムによつて実現
したもののフローチヤートである。９では定数コ
ードNo.ｎをゼロクリアして、ｎをカウンタとして
使用し、１４でカウントアツプを行ない、１５で
最終判断を行なつている。その間、ｎが最終値に
なるまで行なう処理は、１０で不揮発性メモリ２
からコードNo.の定数を読込み、１１でこの定数が
定数設定操作パネルから入力された定数かを判断
する。１２，１３ではこの判断により不揮発性メ
モリ２の値又は予めROM４に用意しておいた標
準値をRAM３に転送する。
イツチで、定数コード番号に従つて定数を設定す
る。ただし、標準値の場合は設定なくてもよい。
次にこれを不揮発性メモリ２に転送する。そし
て、CPU５は定数設定判定手段８を用いてこの
不揮発性メモリ２の値が設定された値か否かを判
断し、不揮発性メモリ２の値又はROM４に予め
セツトされた標準値をRAM３に転送し、このデ
ータを用いてROM内のコードに従い演算を行な
う。この結果をGPG６に入力してやり、GPGは
位相制御角をサイリスタ装置７に出力する。第３
図はこの定数設定手段をプログラムによつて実現
したもののフローチヤートである。９では定数コ
ードNo.ｎをゼロクリアして、ｎをカウンタとして
使用し、１４でカウントアツプを行ない、１５で
最終判断を行なつている。その間、ｎが最終値に
なるまで行なう処理は、１０で不揮発性メモリ２
からコードNo.の定数を読込み、１１でこの定数が
定数設定操作パネルから入力された定数かを判断
する。１２，１３ではこの判断により不揮発性メ
モリ２の値又は予めROM４に用意しておいた標
準値をRAM３に転送する。
以上のように、この発明によれば、定数の標準
値をROMに設定しておき、不揮発性メモリの値
が定数設定パネルから設定された値か否かを判定
する定数設定判定手段を付加したので、カード取
換え時の時間の無駄を省くなどの効果がある。
値をROMに設定しておき、不揮発性メモリの値
が定数設定パネルから設定された値か否かを判定
する定数設定判定手段を付加したので、カード取
換え時の時間の無駄を省くなどの効果がある。
第１図は従来の制御回路装置の構成図、第２図
はこの発明の一実施例による制御回路装置の構成
図、第３図は定数設定判定手段をプログラムによ
つて実現した場合のフローチヤートである。 図において、１は定数設定操作パネル、２は不
揮発性メモリEEPROM、３はRAM、４は
ROM、５はCPU、６はGPG、７はサイリスタ装
置、８は定数設定判定手段。なお、図中、同一符
号は同一又は相当部分を示す。
はこの発明の一実施例による制御回路装置の構成
図、第３図は定数設定判定手段をプログラムによ
つて実現した場合のフローチヤートである。 図において、１は定数設定操作パネル、２は不
揮発性メモリEEPROM、３はRAM、４は
ROM、５はCPU、６はGPG、７はサイリスタ装
置、８は定数設定判定手段。なお、図中、同一符
号は同一又は相当部分を示す。
Claims (1)
- １ 制御系の可変定数を設定するマンマシン装
置、このマンマシン装置に設定された定数を転送
され、一時的にたくわえる不揮発性メモリ、この
不揮発性メモリに転送された定数または予め
ROMに設定している標準値を転送され、データ
変更するRAM、上記予めROM内にメモリされ
ているコードに従いRAM内のデータを用いて制
御演算するCPU、上記不揮発性メモリが上記マ
ンマシン装置により定数が設定されたか否かを判
定する定数設定判定手段を備え、この判定結果が
否であれば予めROMに設定している標準値を、
否でなければ上記不揮発性メモリの定数を上記
RAMへ転送するようにした制御回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26659184A JPS61143806A (ja) | 1984-12-18 | 1984-12-18 | 制御回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26659184A JPS61143806A (ja) | 1984-12-18 | 1984-12-18 | 制御回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61143806A JPS61143806A (ja) | 1986-07-01 |
| JPH0320765B2 true JPH0320765B2 (ja) | 1991-03-20 |
Family
ID=17432934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26659184A Granted JPS61143806A (ja) | 1984-12-18 | 1984-12-18 | 制御回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61143806A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172302A (ja) * | 1987-01-12 | 1988-07-16 | Matsushita Electric Ind Co Ltd | デ−タ駆動型エアコン制御装置 |
| JPS63220303A (ja) * | 1987-03-10 | 1988-09-13 | Matsushita Electric Ind Co Ltd | デ−タ利用駆動制御型エアコン制御装置 |
| JPS63220304A (ja) * | 1987-03-10 | 1988-09-13 | Matsushita Electric Ind Co Ltd | デ−タ駆動型エアコン制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136181A (en) * | 1977-04-30 | 1978-11-28 | Toshiba Corp | Controller |
| JPS605963B2 (ja) * | 1977-04-30 | 1985-02-15 | 株式会社東芝 | 制御装置 |
| JPS55138106A (en) * | 1979-04-16 | 1980-10-28 | Hitachi Ltd | Coefficient setting system |
| JPS55166705A (en) * | 1979-06-12 | 1980-12-26 | Koyo Denshi Kogyo Kk | Sequence controller |
-
1984
- 1984-12-18 JP JP26659184A patent/JPS61143806A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61143806A (ja) | 1986-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320765B2 (ja) | ||
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| WO1988003683A1 (fr) | Dispositif de calcul du moment de donnees d'image | |
| JPS5748166A (en) | Character segment device | |
| US5309559A (en) | Picture processing device having an editing function of input concatenated-command | |
| JPS5510614A (en) | Controller | |
| JPS59125404A (ja) | コンピユ−タ・プログラムの自動作成装置 | |
| SU1185343A1 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
| KR900007296B1 (ko) | 차재용 마이크로콤퓨터 응용 제어장치 | |
| KR960025145A (ko) | 효율적인 퍼지로직 연산을 수행하기 위한 데이타처리시스템 및 그 방법 | |
| JPS54145447A (en) | Input-output control system | |
| JPS5730196A (en) | Information processor | |
| KR100259852B1 (ko) | 페이징 시스템을 위한 주파수 데이터 처리 방법 | |
| JPH0440723B2 (ja) | ||
| JPS5696356A (en) | Multimicroprocessor | |
| JPS5785180A (en) | Graphic form recognizing method and its device | |
| JPS5864534A (ja) | コンピユ−タ装置におけるデ−タ転送方式 | |
| SU1608656A1 (ru) | Устройство дл вычислени квадратного корн | |
| JPS5819619Y2 (ja) | キ−押下通知回路 | |
| JPS5498134A (en) | Input/output control system | |
| JPH0467666B2 (ja) | ||
| JPH04267438A (ja) | 二重例外検出装置 | |
| JPS54153541A (en) | Control system for interruption priority | |
| JPS5789174A (en) | Data processing control system | |
| EP0312183A3 (en) | Digital data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |