JPH0320865Y2 - - Google Patents
Info
- Publication number
- JPH0320865Y2 JPH0320865Y2 JP1983025624U JP2562483U JPH0320865Y2 JP H0320865 Y2 JPH0320865 Y2 JP H0320865Y2 JP 1983025624 U JP1983025624 U JP 1983025624U JP 2562483 U JP2562483 U JP 2562483U JP H0320865 Y2 JPH0320865 Y2 JP H0320865Y2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- bonding
- integrated circuit
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本発明は、例えばテレビカメラのビユーフアイ
ンダーに用いられる液晶表示装置に関する。
ンダーに用いられる液晶表示装置に関する。
背景技術とその問題点
液晶を用いてテレビ画像を表示することが提案
されている。
されている。
第１図において、１はテレビの映像信号が供給
される入力端子で、この入力端子１からの信号が
それぞれ例えばＮチヤンネルFETからなるスイ
ツチング素子M1，M2…Mmを通じて垂直（Ｙ
軸）方向のラインL1，L2…Lmに供給される。な
おｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。さらにｍ段のシフトレジスタ２が設けら
れ、このシフトレジスタ２に水平周波数のｍ倍の
クロツク信号φ1H，φ2Hが供給され、このシフトレ
ジスタ２の各出力端子からのクロツク信号φ1H，
φ2Hによつて順次走査される駆動パルス信号φH1，
φH2…φHnがスイツチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ２には低
電位（VSS）と高電位（VDD）が供給され、この
２つの電位の駆動パルスが形成される。
される入力端子で、この入力端子１からの信号が
それぞれ例えばＮチヤンネルFETからなるスイ
ツチング素子M1，M2…Mmを通じて垂直（Ｙ
軸）方向のラインL1，L2…Lmに供給される。な
おｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。さらにｍ段のシフトレジスタ２が設けら
れ、このシフトレジスタ２に水平周波数のｍ倍の
クロツク信号φ1H，φ2Hが供給され、このシフトレ
ジスタ２の各出力端子からのクロツク信号φ1H，
φ2Hによつて順次走査される駆動パルス信号φH1，
φH2…φHnがスイツチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ２には低
電位（VSS）と高電位（VDD）が供給され、この
２つの電位の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばＮチヤ
ンネルFETからなるスイツチング素子M11，M21
…Mo1，M12，M22…Mo2…M1n，M2n…Monの一
端が接続される。なおｎは水平走査線数に相当す
る数である。このスイツチング素子M11〜Monの
他端がそれぞれ液晶セルC11，C21…Ｃnmを通じ
てターゲツト端子３に接続される。
ンネルFETからなるスイツチング素子M11，M21
…Mo1，M12，M22…Mo2…M1n，M2n…Monの一
端が接続される。なおｎは水平走査線数に相当す
る数である。このスイツチング素子M11〜Monの
他端がそれぞれ液晶セルC11，C21…Ｃnmを通じ
てターゲツト端子３に接続される。
さらにｎ段のシフトレジスタ４が設けられ、こ
のシフトレジスタ４に水平周波波数のクロツク信
号φ1V，φ2Vが供給され、このシフトレジスタ４の
各出力端子からのクロツク信号φ1V，φ2Vによつて
順次走査される駆動パルス信号φV1，φV2…φVoが、
スイツチング素子M11〜ＭnmのＸ軸方向の各列
（M11〜M1n），（M21〜M2n）…（Mo1〜Ｍnm）ご
との制御端子にそれぞれ供給される。なお、シフ
トレジスタ４にもシフトレジスタ２と同様にVT
とVDDが供給される。
のシフトレジスタ４に水平周波波数のクロツク信
号φ1V，φ2Vが供給され、このシフトレジスタ４の
各出力端子からのクロツク信号φ1V，φ2Vによつて
順次走査される駆動パルス信号φV1，φV2…φVoが、
スイツチング素子M11〜ＭnmのＸ軸方向の各列
（M11〜M1n），（M21〜M2n）…（Mo1〜Ｍnm）ご
との制御端子にそれぞれ供給される。なお、シフ
トレジスタ４にもシフトレジスタ２と同様にVT
とVDDが供給される。
すなわちこの回路において、シフトレジスタ
２，４には第２図Ａ，Ｂに示すようなクロツク信
号φ1H，φ2H、φ1V，φ2Vが供給される。そしてシフ
トレジスタ２からは第２図Ｃに示すように各画素
期間ごとにφH1〜φHnが出力され、シフトレジスタ
４からは第２図Ｄに示すように１水平期間ごとに
φV1〜φVoが出力される。さらに入力端子１には第
２図Ｅに示すような信号が供給される。
２，４には第２図Ａ，Ｂに示すようなクロツク信
号φ1H，φ2H、φ1V，φ2Vが供給される。そしてシフ
トレジスタ２からは第２図Ｃに示すように各画素
期間ごとにφH1〜φHnが出力され、シフトレジスタ
４からは第２図Ｄに示すように１水平期間ごとに
φV1〜φVoが出力される。さらに入力端子１には第
２図Ｅに示すような信号が供給される。
そしてφV1，φH1が出力されているときは、スイ
ツチング素子M1とM11〜M1nがオンされ、入力
端子１→M1→L1→M11→C11→ターゲツト端子３
の電流路が形成されて液晶セルC11に入力端子１
に供給された信号とターゲツト端子３との電位差
が供給される。このためこのセルC11の容量分に、
１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のこ
とがセルC12〜Conについて順次行われ、さらに次
のフイールドの信号が供給された時点で各セル
C11〜Conの電荷量が書き換えられる。
ツチング素子M1とM11〜M1nがオンされ、入力
端子１→M1→L1→M11→C11→ターゲツト端子３
の電流路が形成されて液晶セルC11に入力端子１
に供給された信号とターゲツト端子３との電位差
が供給される。このためこのセルC11の容量分に、
１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のこ
とがセルC12〜Conについて順次行われ、さらに次
のフイールドの信号が供給された時点で各セル
C11〜Conの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して
液晶セルC11〜Conの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
液晶セルC11〜Conの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
ところでこのような液晶表示装置の製造におい
ては、第３図に示すように集積回路用のシリコン
チツプ１０の所定部に上述のスイツチング素子
M11〜Mon等の表示走査用のスイツチマトリクス
回路１１が形成され、この上側に液晶１２がシー
ル材１３及び上ガラス１４にて封入される。すな
わちこの部分において、液晶１２等はシリコンチ
ツプ１０より突出して設けられる。さらにこの装
置をケースの端子ピンに自動ボンデイングするた
めのボンデイングパツド１５が設けられる。
ては、第３図に示すように集積回路用のシリコン
チツプ１０の所定部に上述のスイツチング素子
M11〜Mon等の表示走査用のスイツチマトリクス
回路１１が形成され、この上側に液晶１２がシー
ル材１３及び上ガラス１４にて封入される。すな
わちこの部分において、液晶１２等はシリコンチ
ツプ１０より突出して設けられる。さらにこの装
置をケースの端子ピンに自動ボンデイングするた
めのボンデイングパツド１５が設けられる。
ところがこの装置において、自動ボンデイング
のためのボンデイング装置ではセンサーにてボン
デイングパツド１５を検知してボンデイング治具
の位置決めが行われる。その場合のボンデイング
装置のセンサーは、ボンデイング治具と同じ位置
に設けることはできず、離間して設けられるため
に、ボンデイングを行う面に対して所定の角度を
もつて検知が行われる。これに対し上述のように
液晶１２等がシリコンチツプ１０より突出して設
けられていると、例えば図中に破線で示すような
角度で検知が行われた場合に、液晶１２等による
突出部によつて検知に死角ができる。
のためのボンデイング装置ではセンサーにてボン
デイングパツド１５を検知してボンデイング治具
の位置決めが行われる。その場合のボンデイング
装置のセンサーは、ボンデイング治具と同じ位置
に設けることはできず、離間して設けられるため
に、ボンデイングを行う面に対して所定の角度を
もつて検知が行われる。これに対し上述のように
液晶１２等がシリコンチツプ１０より突出して設
けられていると、例えば図中に破線で示すような
角度で検知が行われた場合に、液晶１２等による
突出部によつて検知に死角ができる。
このため従来の装置では、図示のように液晶１
２等とボンデイングパツド１５とを離間させて死
角を避けるようにしており、離間のための無用の
空間ができてシリコンチツプ１０の利用効率が低
くなつていた。
２等とボンデイングパツド１５とを離間させて死
角を避けるようにしており、離間のための無用の
空間ができてシリコンチツプ１０の利用効率が低
くなつていた。
考案の目的
本考案はこのような点にかんがみ、集積回路用
チツプの利用効率を高めるようにするものであ
る。
チツプの利用効率を高めるようにするものであ
る。
考案の概要
本考案は、集積回路用チツプに表示走査用のス
イツチマトリクス回路を形成し、この集積回路用
チツプの上側に液晶を設けるようにした液晶表示
装置において、上記集積回路用チツプを自動ボン
デイングするためのボンデイングパツドが、上記
ボンデイングを行うボンデイング装置のセンサー
の上記液晶による死角を避けて設けられると共
に、この死角となる上記集積回路用チツプの部分
に所望の回路が形成されたことを特徴とする液晶
表示装置であつて、これによれば集積回路用チツ
プの利用効率を高めることができる。
イツチマトリクス回路を形成し、この集積回路用
チツプの上側に液晶を設けるようにした液晶表示
装置において、上記集積回路用チツプを自動ボン
デイングするためのボンデイングパツドが、上記
ボンデイングを行うボンデイング装置のセンサー
の上記液晶による死角を避けて設けられると共
に、この死角となる上記集積回路用チツプの部分
に所望の回路が形成されたことを特徴とする液晶
表示装置であつて、これによれば集積回路用チツ
プの利用効率を高めることができる。
実施例
第４図において、液晶１２等とボンデイングパ
ツド１５との間のシリコンチツプ１０に回路２１
を形成する。ここでこの回路２１はシリコンチツ
プ１０の内部に形成され、これによつて死角が広
がるおそれはない。従つて死角は従来のままで新
たな回路２１を設けることができ、これによつて
シリコンチツプ１０の利用効率を高めることがで
きる。なお回路２１としては、映像信号アンプ、
映像信号処理回路等の入力端子１の前段の回路を
設けてもよい。
ツド１５との間のシリコンチツプ１０に回路２１
を形成する。ここでこの回路２１はシリコンチツ
プ１０の内部に形成され、これによつて死角が広
がるおそれはない。従つて死角は従来のままで新
たな回路２１を設けることができ、これによつて
シリコンチツプ１０の利用効率を高めることがで
きる。なお回路２１としては、映像信号アンプ、
映像信号処理回路等の入力端子１の前段の回路を
設けてもよい。
また回路２１として、クロツク系等のデジタル
回路を形成してもよい。その場合には、デジタル
信号の混入による画質劣化等の回路相互の干渉を
防止するため、第５図，第６図に示すように例え
ばサブストレート上でそれぞれの回路を形成する
ウエルを分離する。これによつて単一チツプ上に
アナログ回路２１Ａ及びデジタル回路２１Ｂを共
に形成することができ利用効率がさらに高められ
ると共に、従来外付けの回路が内蔵されるので、
装置の全体を極めてコンパクトにすることができ
る。さらにクロツク系を内蔵することによりボン
デイングパツドの数も削減できる。
回路を形成してもよい。その場合には、デジタル
信号の混入による画質劣化等の回路相互の干渉を
防止するため、第５図，第６図に示すように例え
ばサブストレート上でそれぞれの回路を形成する
ウエルを分離する。これによつて単一チツプ上に
アナログ回路２１Ａ及びデジタル回路２１Ｂを共
に形成することができ利用効率がさらに高められ
ると共に、従来外付けの回路が内蔵されるので、
装置の全体を極めてコンパクトにすることができ
る。さらにクロツク系を内蔵することによりボン
デイングパツドの数も削減できる。
さらに第７図に示すようにシフトレジスタ２，
４等も内蔵させてもよく、その場合も各回路のウ
エルを分離させて、相互干渉等を防止させる。
４等も内蔵させてもよく、その場合も各回路のウ
エルを分離させて、相互干渉等を防止させる。
なお集積回路用チツプとしては、上述のシリコ
ンに限らず、シリコンオンサフアイヤ、ポリシリ
コン、アモルフアスシリコン、有機半導体等を用
いてもよい。
ンに限らず、シリコンオンサフアイヤ、ポリシリ
コン、アモルフアスシリコン、有機半導体等を用
いてもよい。
考案の効果
本考案によれば、集積回路用チツプの利用効率
を高めることができた。
を高めることができた。
第１図〜第３図は従来の装置の説明のための
図、第４図は本考案の一例の構成図、第５図〜第
７図は他の例の説明のための図である。 １０は集積回路チツプ、１１はスイツチマトリ
クス回路、１２は液晶、１５はボンデイングパツ
ド、２１は回路である。
図、第４図は本考案の一例の構成図、第５図〜第
７図は他の例の説明のための図である。 １０は集積回路チツプ、１１はスイツチマトリ
クス回路、１２は液晶、１５はボンデイングパツ
ド、２１は回路である。
Claims (1)
- 集積回路用チツプに表示走査用のスイツチマト
リクス回路を形成し、この集積回路用チツプの上
側に液晶を設けるようにした液晶表示装置におい
て、上記集積回路用チツプを自動ボンデイングす
るためのボンデイングパツドが、上記ボンデイン
グを行うボンデイング装置のセンサーの上記液晶
による死角を避けて設けられると共に、この死角
となる上記集積回路用チツプの部分に所望の回路
が形成されたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2562483U JPS59131786U (ja) | 1983-02-23 | 1983-02-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2562483U JPS59131786U (ja) | 1983-02-23 | 1983-02-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59131786U JPS59131786U (ja) | 1984-09-04 |
| JPH0320865Y2 true JPH0320865Y2 (ja) | 1991-05-07 |
Family
ID=30156602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2562483U Granted JPS59131786U (ja) | 1983-02-23 | 1983-02-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59131786U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242096A (en) * | 1975-09-29 | 1977-04-01 | Hitachi Ltd | Liquid crystal display with electronic circuit |
| JPS5785081A (en) * | 1980-11-18 | 1982-05-27 | Citizen Watch Co Ltd | Liquid crystal indicator |
-
1983
- 1983-02-23 JP JP2562483U patent/JPS59131786U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59131786U (ja) | 1984-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219457B2 (ja) | ||
| KR890000649B1 (ko) | 2차원 어드레스 장치 | |
| US6198507B1 (en) | Solid-state imaging device, method of driving solid-state imaging device, camera device, and camera system | |
| JP2678062B2 (ja) | 光電変換装置 | |
| US4803480A (en) | Liquid crystal display apparatus | |
| US20080185621A1 (en) | Cmos image sensors | |
| EP0957491A1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| JPS6169284A (ja) | 液晶デイスプレイ装置 | |
| JPH0463588B2 (ja) | ||
| TW200303088A (en) | CMOS image sensor | |
| JPH02204718A (ja) | 液晶ディスプレイ装置 | |
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JP3777894B2 (ja) | シフトレジスタ及び電子装置 | |
| US4831451A (en) | Horizontal scanner for image sensor arrays | |
| JPS60156095A (ja) | 液晶デイスプレイ装置 | |
| JP2010028434A (ja) | 固体撮像装置 | |
| JPS6348077B2 (ja) | ||
| JPH0320865Y2 (ja) | ||
| JPS59220793A (ja) | 表示装置の駆動方法 | |
| JPS6169283A (ja) | 液晶デイスプレイ装置 | |
| US4764814A (en) | Solid-state imaging device with reset pulse selector | |
| JP2504845B2 (ja) | 固体撮像装置 | |
| JPS6152631A (ja) | アクティブマトリクス表示装置 | |
| JPH03167977A (ja) | 液晶ディスプレイ装置 | |
| JPH0450708Y2 (ja) |