JPH03167977A - 液晶ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。

〔発明の概要〕

本発明は液晶ディスプレイ装置に関し、基準電位を供給
して各バッファ回路に生じるオフセット電圧を検出し、
このオフセット電圧をコンデンサに保持し、このオフセ
ット電圧の保持されたコンデンサを介して映像信号をバ
ッファ回路に供給することにより、オフセット電圧を解
消してそれによる輝度むら等の無い良好な画像の表示が
行われるようにしたものである。

？従来の技術〕 例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９　−　２２０７９３号公報等参照）されてい
る． すなわち第６図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍ　＋　，　Ｍ　ｚ　　・・・Ｍ．を通して垂
直（Ｙ軸）方向のラインＬｔ，Ｌｘ　　・・・Ｌ，に供
給される．なおｍは水平（Ｘ軸）方向の画素数に相当す
る数である。さらにｍ段のシフトレジスタ（２）が設け
られ、このシフトレジスタ（２）に水平周波数のｍ倍の
クロック信号Φ，■Φ■が供給され、このシフトレジス
タ（２）の各出力端子からのクロック信号Φ１■Φ、に
よって順次走査される駆動パルス信号φ■，φ。・・・
φ■がスイッチング素子Ｍ，〜Ｍｓの各制御端子に供給
される．なおシフトレジスタ（２）には低電位（ＶＳＳ
）と高電位（Ｖ．）が供給され、この２つの電位の駆動
パルスが形威される。

？た各ラインＬ，〜Ｌ，にそれぞれ例えばＮチャンネル
ＦＥＴからなるスイッチング素子Ｍ．，Ｍ！Ｉ・・・Ｍ
１，Ｍｌ■Ｍ．・・・Ｍ．■，・・・Ｍ　Ｉａ＋　Ｍ＝
，・・・Ｍｆｉ．の一端が接続される。なおｎは水平走
査線数に相当する数である。このスイッチング素子Ｍａ
ｔ〜Ｍ■の他端がそれぞれ液晶セルＣ＋＋，Ｃ■・・・
Ｃ．を通じてターゲット端子（３）に接続される。

さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ，■
　Φ２ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号ΦＩＶ＋　Φ、によって順次
走査される駆動パルス信号φ■，φｖ１・・φ１が、水
平（Ｘ軸）方向のゲート線Ｇ＋．Ｇｚ・・・Ｇ，を通じ
てスイッチング素子Ｍ．〜Ｍ，，．のＸ軸方向の各列（
Ｍ．〜Ｍ，．）．（Ｍ■〜Ｍ２．）・・・　（Ｍ．Ｉ〜
Ｍ．）ごとの制御端子にそれぞれ供給される．なお、シ
フトレジスタ（４）にもシフトレジスタ（２）と同様に
ＶＳＳとＶ．が供給される．すなわちこの回路において
、シフトレジスタ（２），？４）には第７図Ａ，Ｂに示
すようなクロック信号Φ、，Φ■，ΦＩＩＩＬ　Φ２ｖ
が供給される。そしてシフトレジスタ（２）からは同図
Ｃに示すように各画素期間ごとにφ訓〜φ．が出■力さ
れ、シフトレジスタ（４）からは同図Ｄに示すように１
水平期間ごとにφ９，〜φｖ７が出力される。さらに入
力端子（１）には同図已に示すような信号が供給される
。

モしてφ■，φ■が出力されているときは、スイッチン
グ素子Ｍ１とＭ．〜ＭＩ．がオンされ、入力端子（１）
→Ｍ＋→Ｌ　，　−＋Ｍ　，　，−４Ｃ　．　，一ター
ゲット端子（３）の電流路が形威されて液晶セルＣ．に
入力端子（１）に供給された信号とターゲット端子（３
）との電位差が供給される．このためこのセ．ルＣ．の
容量分に、１番目の画素の信号による電位差に相当する
電荷がサンプルホールドされる。この電荷量に対応して
液晶の光透過率が変化される。これと同様のことがセル
Ｃ１．〜Ｃ■について順次行われ、さらに次のフィール
ドの信号が供給された時点で各セルＣ．〜Ｃ　ａｓの電
荷量が書き換えられる。

このようにして、映像信号の各画素に対応して？晶セル
Ｃ．〜Ｃ．の光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信頼性、
寿命を長くするため交流駆動が用いられる．例えばテレ
ビ画像の表示においては、ｌフィールドまたは１フレー
ムごとに映像信号を反転させた信号を人力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューティング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１）には第７図Ｅに示すように１水平期間ご
とに反転されると共に１フィールドまたは１フレームご
とに反転された信号が供給される。

ところでこのような装置において、シフトレジスタ（２
）から出力される駆動パルス信号φ■〜φＨ１の時間幅
は 水平有効画面期間の時間 水平画素数 で決められ、例えばＮＴＳＣ方式の場合には１００ｎｓ
ｅｃ程度ある。これに対して例えばハイビジョンに適用
した場合には、 水平有効画面期間の時間が約 ２ ｌ 上述のパルスの時間幅は約　　　に短縮されてし６ ？う。

一方このＷｉｔＪバルス信号φ■〜φ■の期間にスイッ
チング素子Ｍ　ｌ−　Ｍ　，を通過された信号はライン
Ｌ１〜Ｌ，を通じてスイッチング素子Ｍ■〜Ｍ　ｎ　ｍ
に供給されるが、この場合にラインＬ．−Ｌ．には１０
〜数ｔｏｐｐの配線容量が存在し、従って信号はこの容
量を充電してスイッチング素子ＭＩ，〜Ｍ．，に供給さ
れることになる。

そしてこの場合に、上述の充電は信号の供給時間が１０
０ｎｓｅｃ程度あれば信号電位まで立ち上げら１ れるものの、この時間か　　　に短縮されると信６ 号が高電位（白または黒）のときに充電が充分に行われ
ず、コントラスト等の不足した不鮮明な表示画像しか得
られないおそれが生じた。なおノ＼イビジョンの場合に
は配線容量もさらに増大することになる。

？発明が解決しようとする課題〕 これに対して、入力映像信号を駆動パルスφ■〜φ．の
冬期間ごとにサンプリングして並列化し、この並列化さ
れた信号を任意のロード期間に一時にラインＬ　Ｉ””
　Ｌ−に供給することによって、ラインＬ，−Ｌ．の充
電が充分に行われるようにする方法が検討されている。

すなわち第８図において、入力端子（１）に供給される
映像信号は水平スイッチ手段を構戒するＣＭＯＳ素子Ｍ
　ａｌ＋　Ｍ．ｚ・・・Ｍ　ａｓに共通に供給され、こ
れらの素子Ｍ０〜Ｍ１．の制御端子にそれぞれシフトレ
ジスタ（２）からの駆動パルス信号φＭｌ〜φ．が供給
される。

これらの素子Ｍ０〜Ｍ■からの信号がそれぞれホールド
手段を構或するバッファアンブＢ　１１　＋　＋　Ｂ　
ａ　Ｚ・・・Ｂ０の非反転入力に供給され、これらのバ
ッファアンプＢ■〜Ｂ　ｍｓ＋の出力が反転入力に帰還
？れる。これらのバッファアンプＢ■〜Ｂ．，からの信
号がそれぞれロード手段を構或するＣＭＯＳ素子Ｍ１１
１１　Ｍ＞■・・・Ｍエに供給され、これらの素子Ｍ１
〜Ｍ１の制ＩＩＩ端子にそれぞれロードパルスとして端
子（５）からの水平ブランキングパルス（ＨｓＬｘ）が
供給される。

これらの素子Ｍ■〜Ｍ．からの信号がそれぞれバッファ
回路としてのアンブＢ　ｂ　Ｉ　＋　　Ｂ　ｈ　２・・
・Ｂエの非反転入力に供給され、これらのバンファアン
プＢｂ．−Ｂいの出力が反転入力に帰還される。これら
のバッファアンプ８１〜Ｂ．からの信号がそれぞれ垂直
（Ｙ軸）方向のラインＬ．−Ｌ．に供給される。さらに
以下の構或は従来の技術で述べた装置と同様にされる。

従ってこの装置において、例えば第９図Ａに示すような
映像信号が端子（１）に供給された場合に、素子Ｍ１〜
Ｍ．．は同図Ｂに示すように導通され、この導通期間の
映像信号がサンプリングされてバッファアンプＢ１〜Ｂ
．でホールドされる。これに対して素子Ｍ．〜Ｍ．が同
図Ｃに示すような水平ブランキングのタイミングで導通
され、ホールドされた信号がそれぞれバッファアンブＢ
　ｂ　Ｉ　’＝　Ｂ　ｂ　ａを通じてラインＬ１〜Ｌ，
に供給（ロード）される。以下従来と同様にして画像の
表示が行われる。

ところでこの装置において、バッファアンプＢ　ａｌ〜
Ｂ．及びＢい〜Ｂエはゲイン１のアンプであって、例え
ばＴＰＴにて第１０図に示すように構威される。図にお
いてＮＭＯＳ素子ｒ’Ｊ＋　，　Ｎｚからなる差動アン
ブが設けられ、この一方の素子Ｎ２のゲートに信号が入
力（Ｖｉｎ）されると共に、素子Ｎ，，Ｎｔのドレイン
がＰＭＯＳ素子Ｐ　．Ｐ　ｚのカレントミラー回路を介
して互いに接続されてＶＤＤの電源端子に接続される。

この素子Ｎ２のドレインがＰＭＯＳ素子Ｐ，のゲートに
接続される。この素子Ｐ，のドレインが■。。の電源端
子に接続され、素子Ｐ３のソースが素子ＮＩのゲートに
接続されると共に、この接続点から信号が出力（ｖ６ａ
ｔ）される。さらに素子Ｐ，のソースがＮＭＯＳ素子Ｎ
，のゲートに接続され、この素子Ｎ，のドレインがｖＤ
Ｄの電源端子に接続されると共に、素子Ｎ３のソースが
コ？デンサＣを介して素子Ｎ２のドレインに接続される
。なお素子Ｎ，〜Ｎ，はバイアス電流源であって、カレ
ントミラー回路を構戒する素子Ｎ，を介して定電流源■
の電流が流される。

従ってこの回路において、素子Ｎ＋　Ｎｚ　Ｎ．Ｐ，Ｐ
２にて初段の高ゲインアンプが構威され、素子Ｐ３Ｎ４
にて出力アンプ及びレベルシフトが構威される。なお素
子Ｎ，Ｎ，とコンデンサＣは位相補償回路である。

ところがこのような回路を、上述のバンファアンプＢ■
〜Ｂ１■　Ｂ１〜Ｂいとして用いた場合に、素子ＮＩと
Ｎ２の間、また素子Ｐ，とＰ！の間の特性のばらつき等
によって、回路の入出力（Ｖ，，，ｖｏＭｔ）間にオフ
セット電圧を生じるおそれがある。

すなわち上述の回路において、例えば素子ＮＩ．Ｎｔの
具体的な構威は第１１図Ａに示すようになっている．こ
の図において例えばポ．リシリコン層（Ｘ）の上に共通
のソース（Ｓ）及び各素子のドレイン（，ｄｔ）．（ｄ
２）が設けられると共に、これらのソース（Ｓ）と各ド
レイン（ｄｔ）．　（ｄｘ）との間にゲー｝　（ｇ＋）
　＋　（ｇｚ）が設けられている。そしてこれらのゲー
ト（ｇ＋）　，（ｇｚ）に電圧が印加されることにより
、各ゲートの下にチャンネルが形威され、能動素子とな
るものである。

ところがこの場合に、素子をポリシリコンで形威してい
る場合には、各ゲート（ｇ＋）．（ｇｚ）の下のチャン
ネル部は例えば同図Ｂに示すように複数のダレインで構
威されることになる。このためこれらのダレインの大き
さや形状の異なりが素子のばらつきとなり、これによっ
て例えば第１２図に示すようなバッファ回路の入出力伝
達特性のオフセット電圧にもばらつきを発生させること
になる。なおこのばらつきは例えばチャンネル長がｌＯ
μｍの素子を形威している場合で±１００ｍ　Ｖ、平均
的なオフセット電圧の６０％にまでおよぶおそれがある
。

従ってこのようなバッファ回路のオフセット電圧のぱら
つきは、ポリシリコンによる素子の本質に係るものであ
り、素子の構造や製造プロセスの調整等では除くことが
できない性質のものである。

そしてこのようにオフセット電圧が回路ごとに異なる．
ために、表示画面上で信号ラインＬ．−Ｌ．ごとの輝度
むらとなって現われ、表示画像の画質を著しく劣化させ
てしまうものであった。

この出願はこのような点に鑑みてなされたものである。

？課題を解決するための手段〕 本発明は、垂直方向に平行に配設された複数の第１の信
号線Ｌ　．Ｌ　ｚ　　・・・Ｌ．と、水平方向に平行に
配設された複数の第２の信号線Ｇ．，Ｇ．・・Ｇ，とが
設けられ、これらの第１，第２の信号線の各交点にそれ
ぞれ選択素子Ｍ．，．Ｍ．１・・Ｍ７．を介して液晶セ
ルＣ■＋　　ＣＩ！・・・Ｃ７，が設けられてなる液晶
ディスプレイ装置において、上記信号線に映像信号を供
給するためのバッファ回路（アンプＢ■〜Ｂ０）が設け
られると共に、このバッファ回路に第１のスイッチ手段
（ＣＭＯＳ素子Ｓｍｌｔ〜３．２）を介して基準電圧■
、が供給され、このバッファ回路の人出力間が第２のス
イッ？手段（ＣＭＯＳ素子３■１〜Ｓ，１）及びコンデ
ンサＣ　ａ　Ｉ　Ｚ〜Ｃ　ｍａｔを介して接続され、上
記映像信号がこのコンデンサを介して上記バッファ回路
に供給されるようにし、上記映像信号のブランキング期
間に上記第１及び第２のスイッチ手段がオンされてこの
ときの上記バッファ回路のオフセット電圧■。ｆｆが上
記コンデンサに保持され、上記ブランキング以外の期間
にはこのオフセット電圧が上記映像信号から減算されて
上記バッファ回路に供給されるようにしたことを特徴と
する液晶ディスプレイ装置である。

〔作用〕 これによれば、映像信号からオフセット電圧が減算され
てバッファ回路に供給されることにより、バッファ回路
の内でのオフセット電圧が相殺され、簡単な構或で輝度
むら等の無い良好な表示画像を得ることができる。

〔実施例〕

？１図において、バッファアンプＢ　＆　Ｉ　””’　
Ｂ　ｌ１１ＴｈｌＢ　ｂｌ””Ｂｂｌｌに対して、これ
らの出力端がそれぞれＣｌＩＩＯＳ素子Ｓ■，〜Ｓ１■
，　　Ｓ　ｂ＋　Ｉ”−　Ｓ　ｙ＋　を介してＣＭＯＳ
素子Ｍ■〜Ｍ　，，　，　Ｍ　，　，〜Ｍエの出力端に
接続される。またこれらのＣＭＯＳ素子Ｍ１．〜Ｍ　１
１１１１１　Ｍｂｌ〜Ｍエの出力端がそれぞれコンデン
サＣ．，，〜Ｃ．、ｒ　Ｃ　ｂ　＋　ｌ””　Ｃ　ｂ■
を介して接地電位■。に接続されると共に、それぞれコ
ンデンサ、Ｃ　ａ　ｌ　Ｚ〜Ｃエｔ　ｌ　ｃｂ＋ｚ−ｃ
い２を介してバンファアンプＢ■〜Ｂ　１Ｍ＋　Ｂｂｌ
〜Ｂエの入力端に接続される。

さらにこれらのバッファアンブＢ　ａ　Ｉ−Ｂ　ａ　Ｉ
Ｒ　ｒ　Ｂ　ｂ　ｌ〜Ｂ　ｂＭの入力端がそれぞれＣＭ
ＯＳ素子Ｓｍｌ■〜Ｓ　＠＊ｔ＊３１２〜ｓｂ＃２を介
して基準電位Ｖｒｌ＋　　Ｖｒ２に接続される。そして
バッファアンプ８１〜Ｂエの出力端がＣＭＯＳ素子Ｍ　
Ｃ　Ｉ−　Ｍ　Ｃ　ｍを介して各信号ラインＬ１〜Ｌ．
に接続される。

従ってこの装置において、１個のバッファアンプＢの構
或は第２図に示すようになっている。すなわちこの図に
おいて、バッファアンブＢの出力端がスイッチＳｌを介
してスイッチＭの出力端に接続され、このスイッチＭの
出力端がコンデンサＣＩを介して接地されると共にコン
デンサＣ２を介してバッファアンプＢの入力端に接続さ
れ、このバッファアンプＢの入力端がスイッチＳｚを介
して基準電位■、に接続される。

そしてこの回路において、スイッチＳ，，Ｓ．がオンさ
れ、スイッチＭがオフされると、基準電位Ｖｒがバッフ
ァ回路Ｂを介して出力（■。ｕｔ）に取出されると共に
、このときのオフセット電圧■。，ｆがコンデンサＣ２
に保持される。次にこのオフセット電圧ｖ０，，が保持
された状態でスイッチＳ．．ＳＺがオフされ、スイッチ
Ｍがオンされると、入力（Ｖｉ，．）がコンデンサＣ２
を通じてバッファアンブＢに供給され、このときコンデ
ンサＣ２に保持されたオフセット電圧Ｖｏｆｆが減算さ
れて供給されることによって、バッファアンプＢの内で
オフセット電圧■。１１が相殺されて出力（■。ｕｔ）
に取出される。

すなわち基準電圧Ｖ１が供給された時点で出力（■。．
）には Ｖ　ｏａｔ　＝　Ｖ　−　＋　Ｖ　ｏｔｒが取出され、
このときコンデンサＣ２には（　Ｖ　−　＋　Ｖ　ｏｔ
ｖ）　　　Ｖ　，＝　Ｖ　。ｔｔがスイッチＳ，，Ｍ側
を正として保持される。これに対して入力（Ｖｉ．）が
供給されると、この信号は ？ｉｎ　　Ｖｏｆｆ となってバッファアンブＢに供給され、出力（　Ｖ　ｏ
ｕｔ　）には Ｖ．．，＝　（Ｖ，，１−Ｖ。ｙｙ）＋Ｖ。，，＝■、
７ が取出されて、オフセット電圧が除去される。

そこで上述の装置において、例えば第３図Ａに示すよう
に入力映像信号に有効期間とブランキング期間があった
場合に、ＣＭＯＳ素子Ｍ１〜Ｍ．．にはその有効期間に
同図Ｂに示すようなスイッチング信号φ■〜φ１及びそ
の反転信号がシフトレジスタ（２）から供給され、映像
信号のサンプリングが行われる。

これに対してＣＭＯＳ素子Ｓ　ａ　Ｉ　Ｉ〜Ｓａｍｌｌ
Ｓａ＋ｚ〜？０２には同図Ｃに示すようなブランキング
期間の後半に相当する信号ＨＣＡＮ＋及びその反転信号
が端子（６）を通じて供給される。これによりバッファ
アンプＢ■〜Ｂ　ａｓでは、Ｃ門ＯＳ素子Ｍ．〜Ｍ．が
オフの期間にＣＭＯＳ素子Ｓ　ａｌｌ〜ｓｉｍｌ　＋　
　Ｓ！１２〜Ｓｏ２がオンされることによってアンプ８
０〜Ｂ．のオフセット電圧がコンデンサＣ．２〜Ｃ，，
２に保持され、ＣＭＯＳ素子Ｍ１〜Ｍ，，がオンの期間
にサンプリングされた信号がコンデンサＣ　ａ　Ｉ　Ｚ
〜Ｃ１，２を介してバッファアンブＢ１〜Ｂ．に供給さ
れることによって、上述のオフセット電圧が除去される
。

そしてＣＭＯＳ素子Ｍ１〜Ｍｂ，．に同図Ｄに示すよう
なブランキング期間の前半に相当する信号Ｈ２。及びそ
の反転信号が端子（５）を通じて供給されることにより
、同時化された信号がバッファアンプ８１〜Ｂいに供給
される。

さらにＣ？ＩＯＳ素子Ｓｂｌｌ〜Ｓｂｆｆｉｌ　＋　　
Ｓい２〜Ｓ　ｂｍｚに同図已に示すような有効期間の終
端の所定の期間に相当する信号Ｈ　ｅＡＮ■及びその反
転信号が端子（７）を通じて供給される。これによりバ
ッファアン？Ｂ１〜Ｂエでは、ＣＭＯＳ素子Ｍ１〜Ｍエ
がオフの期間にＣＭＯＳ素子Ｓい．〜Ｓｂ＠Ｉ　＋　ｓ
ｂｔｚ〜Ｓｂｔａ２がオンされることによってアンブＢ
ｂｌ〜Ｂｂ＋ｍのオフセット電圧がコンデンサＣｂｌｔ
−Ｃｂ．２に保持され、ＣＭＯＳ素子Ｍ１〜Ｍエがオン
の期間に供給された信号がコンデンサＣｈｉ■〜Ｃ，，
２を介して供給されることによって、上述のオフセット
電圧が除去される。

そしてＣＭＯＳ素子Ｍｃ１〜Ｍｃ，に同図Ｆに示すよう
に信号ＨｃＡＮ２を反転した信号Ｈ。■及びその反転信
号が端子（８）を通じて供給されることにより、同時化
されると共にオフセット電圧の除去された信号がライン
Ｌ，〜Ｌ．に供給される。

なおゲート線Ｇ１，Ｇ．　　・・・には同図Ｇに示すよ
うなパルス信号φ■，φｖ２・・・がシフトレジスタ（
４）から供給される。

従ってこの回路において、バッファアンプＢｌｌｌ〜Ｂ
　＆ＴＲＩ　Ｂｂｌ〜Ｂｂｓで生じるオフセット電圧が
除去され、信号ラインＬ１〜Ｌ．にはオフセット電圧に
よる変動のない信号が供給される。

？うして上述の装置によれば、映像信号からオフセット
電圧が減算されてバッファ回路に供給されることにより
、バッファ回路の内でのオフセット電圧が相殺され、簡
単な構戒で輝度むら等の無い良好な表示画像を得ること
ができるものである。

さらに第４図は他の例の構戒を示す。この図においてＣ
ＭＯＳ素子Ｓ．１，〜Ｓ　８１１１１　＋　　ｓａ＋ｚ
〜８１．２が左右のブロック（Ｓ■，〜Ｓ．ｔｌ　．　
　Ｓ．ＩＺ〜Ｓ−ｔｈ）（　Ｓ４１１’＝Ｓｍｓｌ　ｒ
　　ＳＪ＋１■〜Ｓ．．．）に分割され、これらのブロ
ックごとに、例えば第５図Ｃ　Ｌ　＋ＣＩＩに示すよう
にそれぞれスイッチング信号φｌｌＩ＋φ．１　（同図
Ｂ参照）のタイ名ングを終端とし、例１ えばブランキング期間の　　　の幅の信号ＨＣＡＮＬＩ
２ ＨｃＡ■及びその反転信号が、それぞれ端子（６Ｌ）（
６Ｒ）を通じて供給される。

またＣＭＯＳ素子Ｍ１〜Ｍエも同様に左右のブロック（
Ｍ■〜Ｍ　Ｊ　）　　（　Ｍ　Ｊ　−　ｒ〜Ｍｂｓ）に
分割され、これらのブロックごとに、例えば同図Ｄｔ，
Ｄｉに示すようにそれぞれスイッチング信号φＪのタ？
くングから信号Ｈ　ＣＡＮＬの始端までに相当する信号
Ｈ！ＱＬと、スイッチング信号φＮ．のタイミングから
信号Ｈ　ＣＡＭｊｌの始端までに相当する信号ＨＥＱＮ
及びその反転信号が、それぞれ端子（５Ｌ）　（５Ｒ）
を通して供給される。

さらにスイッチング素子Ｍ　１　１　＝　Ｍ　６　＠も
左右のブロック（　Ｍ　ｒ　ｔ〜Ｍ．！）　　（Ｍｔ！
。，〜Ｍ，．）に分割され、これらのブロックごとに、
例えば同図ＥＬ，ＥＲに示すようにそれぞれスイッチン
グ信号φ、！．φＨ．のタイミングで順次シフトされる
パルス信号φＶＩＬ〜φＶｎＬ　＋　　φ９■〜φ９■
が、それぞれシフトレジスタ（４Ｌ）　（４Ｒ）からゲ
ート線Ｇｅｔ−ＧｅＬ，　Ｇｅｔ〜Ｇ．を通じて供給さ
れる。

これによってこの装置においても、上述の実施例と同様
に良好な表示画像を得ることができる．そしてこの場合
にＣＭＯＳ素子Ｍ．〜Ｍエのオン期間１ （信号ＨｅａＬ，Ｈえ。ｌ）を充分に長く（略２ 水平期間）にできるので、この期間にラインＬ１〜Ｌ，
への信号の供給を充分に行うことができ、従って上述の
バッファアンブＢｌ＋ｌ〜Ｂエ及びＣＭＯＳ素子Ｍ　ｃ
　Ｉ　％　Ｍ　ｃ．を省略して、構或をより簡単にする
ことができる． 〔発明の効果〕 この発明によれば、映像信号からオフセット電圧が減算
されてバッファ回路に供給されることにより、バッファ
回路の内でのオフセット電圧が相殺され、簡単な構威で
輝度むら等の無い良好な表示画像を得ることができるよ
うになった。

【図面の簡単な説明】

第１図は本発明による液晶ディスプレイ装置の一例の構
威図、第２図はその動作の説明のための図、第３図はタ
イムチャート図、第４図は他の例の構戒図、第５図はタ
イムチャート図、第６図は従来の装置の説明のための図
、第７図はタイムチャート図、第８図は本願出願人が先
に提案した装置の構或図、第９図はタイムチャート図、
第１０図はバッファアンプの一例の回路図、第１１図は
素子の構成図、第１２図は特性図である。 ？１〜Ｌ．は垂直信号線、Ｇ１〜Ｇｆｌはゲート線、Ｍ
　ａ　Ｉ　〜Ｍ　ｍ　＋＊　ｌ　Ｍ　ｂ　Ｉ　〜Ｍ　ｂ
　ｆｆｉ　ｌ　Ｍ　Ｃ　Ｉ　’＝　Ｍ　Ｃ　ｆｆｉ　ｌ
　Ｍ　ｌ　１　〜Ｍ　ｎｏｒ　　ｓａｌｔ〜Ｓ　８１１
１１　＋　Ｓａｌｔ〜Ｓ　ａｍ■，Ｓ１，〜Ｓｂｓｌ＋
Ｓｂｌ２〜Ｓエ２はスイッチング素子、Ｂ■〜Ｂ■ｒＢ
ｂｌ〜Ｂエはバッファアンプ、Ｃ．■〜Ｃ　１１１１１
１　＋　　Ｃ＠Ｉ２〜Ｃｍｍ２　＋　　Ｃｂｌｌ〜Ｃｂ
ｆｆｉｌ　＋　　Ｃｂ＋ｚ〜Ｃエ２はコンデンサ、ＣＩ
ｌ〜Ｃ．は液晶セル、（１）（３）　（５）〜（８）は
端子、（２）　（４）はシフトレジスタである。 代 理 人 松 隈 秀 盛 第 ２ 図 第 ３ 図 第１０図 第７図

Claims (1)

1. 【特許請求の範囲】 垂直方向に平行に配設された複数の第１の信号線と、水
   平方向に平行に配設された複数の第２の信号線とが設け
   られ、これらの第１、第２の信号線の各交点にそれぞれ
   選択素子を介して液晶セルが設けられてなる液晶ディス
   プレイ装置において、上記信号線に映像信号を供給する
   ためのバッファ回路が設けられると共に、 このバッファ回路に第１のスイッチ手段を介して基準電
   圧が供給され、 このバッファ回路の入出力間が第２のスイッチ手段及び
   コンデンサを介して接続され、 上記映像信号がこのコンデンサを介して上記バッファ回
   路に供給されるようにし、 上記映像信号のブランキング期間に上記第１及び第２の
   スイッチ手段がオンされてこのときの上記バッファ回路
   のオフセット電圧が上記コンデンサに保持され、 上記ブランキング以外の期間にはこのオフセット電圧が
   上記映像信号から減算されて上記バッファ回路に供給さ
   れるようにしたことを特徴とする液晶ディスプレイ装置
   。