JPH0320913B2 - - Google Patents

Info

Publication number
JPH0320913B2
JPH0320913B2 JP57104952A JP10495282A JPH0320913B2 JP H0320913 B2 JPH0320913 B2 JP H0320913B2 JP 57104952 A JP57104952 A JP 57104952A JP 10495282 A JP10495282 A JP 10495282A JP H0320913 B2 JPH0320913 B2 JP H0320913B2
Authority
JP
Japan
Prior art keywords
substrate
circuit
paint
circuit elements
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57104952A
Other languages
English (en)
Other versions
JPS58220497A (ja
Inventor
Sankichi Shinoda
Hiroshi Ikushima
Shigeaki Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57104952A priority Critical patent/JPS58220497A/ja
Publication of JPS58220497A publication Critical patent/JPS58220497A/ja
Publication of JPH0320913B2 publication Critical patent/JPH0320913B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、電気絶縁性の基板上に電子回路を形
成してなる電子回路板の製造方法に関するもので
ある。
近年、電子機器の小型化及び軽量化への要望が
益々増大しつゝあり、更に多種小量生産の傾向も
強まつてきつゝある。従つて、これらの機器を機
能させる電子回路についても、上記の要望に応え
るため、構成回路要素の高密度実装が行なわれ
つゝある。例えば、導体回路の形成については、
回路設計情報の指示するパターンに従つて、銅箔
張り積層板の銅箔をエツチングして所望の回路を
形成している。他方、抵抗、コンデンサなどにつ
いては、大きさが数m/m角程度のいわゆるチツ
プ抵抗やチツプコンデンサをチツプマウンタにて
供給し、半田付け処理によつて導体回路に固定接
続する方式が採られている。さらにアルミナ基板
などの高信頼性セラミツク基板上に上記と同様の
電子回路を形成する場合には、高温焼成用導電ペ
ーストをスクリーン印刷し、これを高温に焼成す
ることにより導体回路とし、導体回路間にグレー
ズ抵抗ペーストをスクリーン印刷し、同じくこれ
を高温焼成して抵抗体を形成するなどの方法が採
られている。
これら従来の製造方法においては、基板表面に
導体回路を形成する場合を代表例として述べれ
ば、メツシユスクリーンを用いて、銅箔上にフオ
トレジストインキを印刷するか、もしくは導体ペ
ーストをスクリーン印刷するなど所定のパターン
を有するスクリーン即ちネガパターンを通して間
接的に形成している。しかしながらこのような方
法では、予めスクリーン上にネガパターンを形成
するという一種の前工程を必要とする。加えて、
上記の方法は同一パターンの導体回路を大量に生
産するには適しているが、パターンを変更するた
めには、スクリーンのネガパターンを変える必要
があり、前述の電子機器の傾向と同様に電子回路
の多種少量生産という傾向に迅速に対応できな
い。
本発明は、上記の問題点を解決した新規な電子
回路板の製造方法を提供するものである。本発明
の要旨は、電子回路を形成するための基板上に前
記従来例の如くネガパターンを利用することな
く、所定の回路パターンを回路の設計情報に基づ
いて直接的に描画することにある。
以下、本発明にかかる電子回路の製造方法を、
図面に基づいて記述する。
第1図は、本発明の一実施例における各工程を
説明するためのブロツクダイアグラムである。第
1図において、1は供給手段、2は描画手段、3
は処理手段、4は第1の検査手段、5はトリミン
グ手段、6は第2の検査手段、7は走行手段、8
は制御手段をそれぞれ示している。
本発明においては、電子回路を形成するための
電気絶縁性の基板として、アルミナ、ガラス、ほ
うろうなどのセラミツク材料、あるいはフエノー
ル、エポキシ、ポリエステル、ポリイミドなどの
樹脂材料より成る基板を用いることができる。た
だし、以下の説明ではセラミツク基板を代表例と
して説明する。
本発明にかかる電子回路板の製造方法では、ま
ず上記基板の供給工程が第1の工程として含まれ
る。上記供給工程に用いる供給手段1は、後述の
ベルトコンベアなどより成る走行系にセラミツク
基板を搭載する機構系例えば真空吸着板を用いた
アームなどより成る。
次に、本発明にかかる電子回路板の製造方法を
構成する第2の工程について説明する。この第2
の工程においては、描画手段2を用いて樹脂材料
基板のうち、回路設計情報により与えられる位置
に、後述の処理手段により回路要素となる塗料を
直接的に線状に付着させることにより、所定の回
路パターンを基板上に書き込んでいる。
この描画手段2としては、例えば、前記塗料を
流滴状に基板の所望の位置に噴射する手段があ
る。具体的には、第2図にその断面を示すよう
な、いわゆるインク噴射記録ヘツドなどを使用す
ることができる。同図において、11は記録ヘツ
ドのベース容器で、その上面にはダイヤフラム1
2が形成されている。13,14,15,16
は、それぞれ圧電素子、吐出口、パイプおよび圧
力室であり、圧力室16は、ベース容器11とダ
イヤフラム12で気密に構成され、パイプ15を
通して、回路パターンを書き込み用塗料が満たさ
れている。
上記インク噴射記録ヘツドの機能を説明する
と、圧電素子13に電気的パルスが印加され、ダ
イヤフラム12が圧力室16側に凸に変形する
と、圧力室16の内容積が減じて圧力が上昇し、
吐出口14より塗料が噴出して前記基板上に直接
的に塗料が付着され、回路パターンの書き込みが
行なわれる。当然のことながら、描画手段2には
回路のパターン情報に従つて、記録ヘツドの吐出
口14と上記基板の位置関係を相対的に二次元平
面内で移動させるための駆動系、あるいは回路要
素付着用塗料としての導体線路用銀塗料、抵抗体
用酸化ルテニウム塗料、絶縁膜形成用ガラス塗料
などの供給系、さらには各塗料の選択系、噴射量
の制御系などが含まれるものである。ただし、描
画手段2は、導体線路を含めて、各回路要素とな
るべき塗料を点状ではなく、線状に基板上に付着
させるように構成されていることが望ましく、そ
の理由は、次の通りである。
例えば、細管状の吐出口を有する描画素子を複
数個一列に配した描画ヘツドなどを用いて塗料を
点状に付着させた場合には、回路要素に複数個の
破断個所が生じ、その結果、所定の回路要素とな
り得ないことがしばしば発生するからである。第
2図に例示した記録ヘツドにおいては、基板の所
定の位置に噴射された塗料の各液滴が相互に重畳
して線状に連なるように記録ヘツドの移動と塗料
の噴射量を制御すれば良い。
特に、上記各液滴を重畳させることは、各回路
要素体の特性値を回路の設計情報により求められ
る範囲内に抑えるばかりではなく、基板の表裏に
設けられた回路パターンを接続するために、基板
の表裏を貫通して付設された透孔内に導体線路を
構成する場合には、重要な構成技術となる。すな
わち、この場合には、透孔内に多数回にわたつ
て、導体線路用塗料の液滴を重畳させて噴射させ
ることが望まれるからである。
描画手段2の他の例を第3図および第4図に示
す。これらは描画ペンを利用するものであつて、
第3図において20は描画ペンを示し、21はサ
フアイアよりなるペン、22はペンホルダ、23
は塗料導通管、24はパイプである。また30は
基板を示す。第4図は描画ペン20に対して塗料
の送出を行う部分を示し、31は塗料溜め、32
は塗料送出ポンプ、33は塗料送出圧力調整器、
34は塗料送出量調整器である。
上記描画ペンの機能を説明すると、塗料の送出
ポンプ32を通して塗料溜め31に塗料が送出さ
れるが、塗料溜め31の塗料面には圧縮空気が作
用し、その圧力は調整器33にて制御され、塗料
の送出圧力は所定値に維持されている。この圧力
にて、塗料は描画ペン20に送出されるが、送出
経路には送出量調整器34があつて、回路設計情
報に従つて描画ペン20に送出する塗料の量を制
御する。描画ペン20に送出された塗料は、塗料
導通管23を通つてペン21により基板30に対
し直接的に装着され、回路パターンの書き込みが
行なわれる。なお、第3図および第4図に示した
描画手段の他の例においても、導体線路を含めて
各回路要素となるべき塗料は線状に上記基板に付
着されることが必要である。
次に、本発明の第3の工程について説明する。
回路要素が付着されたセラミツク基板は、処理手
段3の位置に、走行手段7より相対的に移動す
る。この処理手段4は、塗料を回路要素に転化さ
せるための手段である。具体例として、塗料が銀
粉、ガラスフリツト粉、ビヒクルを含む導体用銀
塗料、あるいは、酸化ルテニウム粉、ガラスフリ
ツト、ビヒクルを含む抵抗体用酸化ルテニウム塗
料から成る場合について述べると、 (1) レベリングのために常温空気中に5〜15分間
放置する工程、 (2) 乾燥のために100〜150℃で空気中に10〜15分
間放置する工程、 (3) 焼成のために700〜900℃で空気中に5〜10分
間保持し、上記温度到達後の温度上昇および降
下を含めて30〜60分/−温度サイクルの加熱処
理工程、 などが含まれるものである。上記の如き処理工程
による製造工程を経ることによつて、上記基板に
装着された前記塗料は、回路要素としての導体線
路あるいは抵抗体に転化する。本発明において、
上記工程は必要不可欠のものであり、本工程を欠
く場合には、上記回路要素体の特性値が所定の値
から大きくずれることが、しばしば発生し、著し
く歩留まりが低下する。
次いで、本発明の第4工程には、第1検査手段
4が含まれる。この工程においては前記第3の製
造工程において形成された回路要素の特性値を、
所定の回路設計値と比較認識する。ここで得られ
たデータは、後述する制御手段8に送られ、前記
描画手段2および次工程で用いるトリミング手段
5の制御に利用される。
上記検査手段4には、抵抗やコンデンサの単体
の電気的特性を計測する手段のみならず、導体線
間の絶縁特性、あるいは形成された回路がフイル
タ作用を有するものであれば、周波数特性や利得
などを検査し、回路設計の要求する指令によつ
て、種々の計測をしうる計測手段が含まれる。
本発明の第5の工程には、トリミング手段5が
含まれる。この工程の具体的構成は、前記回路要
素体の一部を削除、切断する機能を有する手段、
例えば、レーザビーム、電子線ビーム、カツタ
ー、バイドおよびこれらを駆動制御する手段より
成る。この工程の働きは、前工程の検査結果に基
づいて、回路要素体の補正もしくは修正のために
回路要素体の一部を削除、切断するものである。
当然のことながら、本発明の製造方法では、前工
程の検査結果は、前記描画手段2に常にフイード
バツクされているために、本工程での修正は些少
なものである。
本発明にかかる電子回路板の製造方法における
最後の工程として、第2の検査工程が含まれ、検
査手段6により回路設計情報に基づいて形成され
た電気絶縁性基板上の電子回路の特性が回路設計
情報に合致した内容のものであることを認識判定
する役割を受け持つ。
本発明の製造方法には、上記各手段の他に、次
の2つの手段が含まれる。
その第1は、上記各手段の間を上記処理順序に
従つて、基板を移動させる走行手段7である。こ
の走行手段7は、回路の設計情報に基づいて後述
の制御手段8により作動されうるものであり、具
体的には、基板の主移動用としてのベルトコンベ
アおよび描画手段2、処理手段3などに上記コン
ベアよりセツテイングするためのロボツトアーム
などから成り立つものである。もちろん、前述の
走行は相対的なものであり、基板を固定して、上
記各手段を順次、基板位置まで走行させうるよう
に構成してもよい。
その第2の手段は、本発明に基づく電子回路板
の製造方法において用いる各手段の制御を行なう
制御手段8である。制御工程の役割はすでにある
程度述べたが、回路の設計情報に基づいて、前記
描画手段2を主体に処理手段3および走行手段7
の動作を制御することにある。この制御手段7の
具体的な構成は、マイクロコンピユータを中心と
した制御手段本体、制御される各手段とを結ぶイ
ンターフエースおよびバスラインより成り、各製
造工程中を流れる基板に対し、回路設計情報に基
づいた回路パターンを、回路要素原料としての塗
料を直接的付着することにより構成させるという
大きな役割を担うものである。
なお、本発明にかかる電子回路板の製造方法に
おける基板の流れは、単に前述のものに限定され
るものではなく、例えば描画手段2と処理手段3
の間を複数回にわたつて、繰り返し流すことも可
能である。このようにすることにより、基板の表
面だけでなく、裏面に対する回路形成、あるいは
導体、誘電体を多層に積み重ねて形成されるコン
デンサの形成、さらには基板主面の一部を多層配
線化することなど、多種多様の回路構成が可能と
なるものである。
結局、本発明にかかる電子回路板の製造方法の
必須の要件は、第1図の破線で囲まれた部分で行
なわれる工程に要約される。従つて、上述の各工
程を含む範囲において、他の付加的な工程が含ま
れる場合も、本発明の範囲内に含まれるものであ
る。
以上の説明から明らかなように、本発明にかか
る電子回路板の製造方法は、回路設計情報が多種
にわたる場合にも容易に基板上の回路形成を制御
し得るものであり、大いなる工業的価値を有する
ものである。
【図面の簡単な説明】
第1図は本発明の一実施例における各工程を説
明するためのブロツクダイアグラム、第2図は本
発明の描画工程で用いるインク噴射記録ヘツドの
一例を示す要部断面図、第3図は同描画ペンの一
例を示す要部断面図、第4図は第3図の描画ペン
の塗料送出部の一例を示す要部構成図である。 1……供給手段、2……描画手段、3……処理
手段、4……第1の検査手段、5……トリミング
手段、6……第2の検査手段、7……走行手段、
8……制御手段、11……ヘツド、12……ダイ
ヤフラム、13……圧電素子、14……吐出口、
15……パイプ、16……圧力室、21……ペ
ン、22……ペンホルダ、23……塗料導通管、
24……パイプ、30……基板、31……塗料溜
め、32……塗料送出ポンプ、33……塗料送出
圧力調整器、34……塗料送出量調整器。

Claims (1)

    【特許請求の範囲】
  1. 1 回路要素を形成する基台となる電気絶縁性の
    基板を供給する供給工程と、上記基板の表面に回
    路要素と成るべき素材としての塗料を直接に所定
    の厚さで線状に付着して、所定の回路パターンを
    上記基板上に書き込む描画工程と、上記基板上に
    線状に付着された塗料を回路要素に転化する処理
    工程と、上記基板上に形成された回路要素の特性
    値を所定の設計値と比較認識する第1の検査工程
    と、上記第1の検査工程での検査結果に基づい
    て、上記回路要素の特性値を上記設計値に修正す
    るために、上記回路要素の一部を削除するトリミ
    ング工程と、上記トリミング工程で修正された回
    路要素の特性値を所定の設計値と再度比較認識す
    る第2の検査工程を含み、上記基板上に直接に電
    子回路を形成することを特徴とする電子回路板の
    製造方法。
JP57104952A 1982-06-17 1982-06-17 電子回路板の製造方法 Granted JPS58220497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57104952A JPS58220497A (ja) 1982-06-17 1982-06-17 電子回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57104952A JPS58220497A (ja) 1982-06-17 1982-06-17 電子回路板の製造方法

Publications (2)

Publication Number Publication Date
JPS58220497A JPS58220497A (ja) 1983-12-22
JPH0320913B2 true JPH0320913B2 (ja) 1991-03-20

Family

ID=14394426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57104952A Granted JPS58220497A (ja) 1982-06-17 1982-06-17 電子回路板の製造方法

Country Status (1)

Country Link
JP (1) JPS58220497A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153808A (ja) * 1986-12-17 1988-06-27 松下電器産業株式会社 厚膜コンデンサの製造方法
JPH01164087A (ja) * 1987-12-21 1989-06-28 Matsushita Electric Ind Co Ltd 厚膜回路素子形成方法
JP2004071952A (ja) * 2002-08-08 2004-03-04 K-Tech Devices Corp 電気素子の製造方法、及び当該電気素子を含む回路基板

Also Published As

Publication number Publication date
JPS58220497A (ja) 1983-12-22

Similar Documents

Publication Publication Date Title
US11871520B2 (en) Method for producing a printed wiring board
US8945986B2 (en) Electronic assembly with three dimensional inkjet printed traces
US10548231B2 (en) Apparatus for depositing conductive and nonconductive material to form a printed circuit
US20030009726A1 (en) Method and apparatus for the formation of laminated circuit having passive componets therein
US11596071B2 (en) Apparatus for depositing conductive and nonconductive material to form a printed circuit
US20250040060A1 (en) High-precision multilayer printed circuit board and 3d printing preparation method thereof
JPH0632378B2 (ja) 電子部品内蔵多層セラミック基板
JPH0320913B2 (ja)
JPH0320076B2 (ja)
JPS59112685A (ja) 電子回路板の製造方法
JPS5972192A (ja) 電子回路板の製造方法
JP2005191059A (ja) 電気回路の形成方法、電気回路製造装置
JPH08222475A (ja) 厚膜型電子部品の製造方法
JPS58176995A (ja) 電子回路板の製造方法
JPS59111388A (ja) 電子回路板の製造方法
JPS59106183A (ja) 電子回路板の製造方法
JPS59108391A (ja) 電子回路板の製造方法
CN101379572B (zh) 电子组件及其制造方法
JPS59117295A (ja) 電子回路板の製造方法
JPS59111385A (ja) 電子回路板の製造方法
JPS59108392A (ja) 電子回路板の製造方法
JPS58200591A (ja) 電子回路板の製造方法
JPS5969991A (ja) 電子回路板の製造方法
JPH08102403A (ja) 抵抗器およびその製造方法
JPH0999561A (ja) チャージ板の製造方法