JPS5969991A - 電子回路板の製造方法 - Google Patents
電子回路板の製造方法Info
- Publication number
- JPS5969991A JPS5969991A JP57181742A JP18174282A JPS5969991A JP S5969991 A JPS5969991 A JP S5969991A JP 57181742 A JP57181742 A JP 57181742A JP 18174282 A JP18174282 A JP 18174282A JP S5969991 A JPS5969991 A JP S5969991A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- board
- paint
- substrate
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、産業用電子機器、一般民生用電子機器に用い
られる電子回路板の製造方法に関するものである。
られる電子回路板の製造方法に関するものである。
従来例の構成とその問題点
近年、電子機器の小型化及び軽量化への要望がますます
増えつつあシ、更に多種少量生産の傾向も強まってきて
いる。そのため、これらの機器を機能させる電子回路に
ついても、上記の要望に応じて、構成回路要素の高密度
実装が行なわれつつある0例えば、導体回路の形成につ
いては、回路設計情報の指示するパターンに従って、銅
箔張シ積層板の銅箔をエツチングし所望の回路を形成し
ている5、他方、抵]プ14.コンテンサなどについて
は大きさが数in/in 角稈1ノ1のいわゆるチッ
プJJ(抗やチップコンデンサをチノブマウ/りにて供
給し、半rJ、l伺は処理によ一ンて導体回路に固定j
妾続する方式かとられている。
増えつつあシ、更に多種少量生産の傾向も強まってきて
いる。そのため、これらの機器を機能させる電子回路に
ついても、上記の要望に応じて、構成回路要素の高密度
実装が行なわれつつある0例えば、導体回路の形成につ
いては、回路設計情報の指示するパターンに従って、銅
箔張シ積層板の銅箔をエツチングし所望の回路を形成し
ている5、他方、抵]プ14.コンテンサなどについて
は大きさが数in/in 角稈1ノ1のいわゆるチッ
プJJ(抗やチップコンデンサをチノブマウ/りにて供
給し、半rJ、l伺は処理によ一ンて導体回路に固定j
妾続する方式かとられている。
さらに、上記基板がアルミナなどの高耐熱性セラミック
から成る場合の電子回路の形成方法としてシJ1、基板
上に高昌焼成用導電ペーストを所望の回路パターンに従
−)てスクリーン印刷し、この印刷基板全体を高尚11
焼成して、前記ベーストを導体回路に転化さぜるものが
ある。この方法では抵抗体なとの回路−要素を形成する
場合、前記導体回路間にグレーズ抵抗ペーストをスクリ
ーン印刷し、前記と同様にこれを高温焼成してペースト
を所望のJJ(抗体に転化せしめている。
から成る場合の電子回路の形成方法としてシJ1、基板
上に高昌焼成用導電ペーストを所望の回路パターンに従
−)てスクリーン印刷し、この印刷基板全体を高尚11
焼成して、前記ベーストを導体回路に転化さぜるものが
ある。この方法では抵抗体なとの回路−要素を形成する
場合、前記導体回路間にグレーズ抵抗ペーストをスクリ
ーン印刷し、前記と同様にこれを高温焼成してペースト
を所望のJJ(抗体に転化せしめている。
しかしながら、このような従来の電子回路板の製造方法
には、以下に述べるような問題点かある。
には、以下に述べるような問題点かある。
代表例として、基板表面に導体回路を形成する場合につ
いて述べると、基板に銅箔等の導体が全面に装着されて
いる場合には、メノシュスクリーンノテング処耶てr)
1望の:、4体回路を形成している。
いて述べると、基板に銅箔等の導体が全面に装着されて
いる場合には、メノシュスクリーンノテング処耶てr)
1望の:、4体回路を形成している。
また、基板に予め導体か装危されていない場合には、導
体ベーストを所定のパターンを有するスクリーンを通し
て基板表1r+i Itこ印刷し/、:後焼イゴけて」
二りに1r41路を形成しており、両者に共通に以下の
大きな間(値点かある。
体ベーストを所定のパターンを有するスクリーンを通し
て基板表1r+i Itこ印刷し/、:後焼イゴけて」
二りに1r41路を形成しており、両者に共通に以下の
大きな間(値点かある。
(1) スクリーン上にIヅテ望のパターンのオ・力
又はボンのパターンを形成する前工程か安る。
又はボンのパターンを形成する前工程か安る。
(11) スクリーンを介した間接的方法である/C
めに、電子回路のパターンか変ると、そのに13度スク
リーンを変えねばならず、′電子回路の多種少量41ミ
産という近年の傾向に迅速に対応できない、)発明の目
的 本発明の目的−一、」二組問題点からjゲr放さ;/
L /j 1i子回路板の一吸遣方法を提供すること(
、′こある。
めに、電子回路のパターンか変ると、そのに13度スク
リーンを変えねばならず、′電子回路の多種少量41ミ
産という近年の傾向に迅速に対応できない、)発明の目
的 本発明の目的−一、」二組問題点からjゲr放さ;/
L /j 1i子回路板の一吸遣方法を提供すること(
、′こある。
更に詳しく−1、前記従来例の如くスクリーン上のパタ
ーン形成なとの前エイ))やエツチングなとの後工程を
要せず、かつスクリーンを介するなとの間接的方法によ
らず、基板上に所望の電子回路パターンを回路設計情報
に基ついて直接的に描画した後、パターン形成体を電子
回路に転化させることにある。
ーン形成なとの前エイ))やエツチングなとの後工程を
要せず、かつスクリーンを介するなとの間接的方法によ
らず、基板上に所望の電子回路パターンを回路設計情報
に基ついて直接的に描画した後、パターン形成体を電子
回路に転化させることにある。
発明の構成
本発明の製造方法d:、回路要素を形成する基台となる
電気絶縁性の基板を供給する供給:r:+Iriと、(
1)その4寸何らの111丁を施こさないか、(2)前
記基板の所定の位1′面に透孔を付設する加エエgと、
1)IJ記基板の表面に回路要素と成るべき素材として
の塗才・1を所定の厚さで線状に装着して所定の回路パ
ターンを前記基板上に書き込む描画工程と、前記基板上
に線状に装着された塗f−]を回路要素に転化する処、
理工程と、前記処理工程によって形成された回路要素の
特性値を所定の設計値と比較認識する検査工程の各工程
を含み、前記基板上に直接量子回路を形成するものであ
る。
電気絶縁性の基板を供給する供給:r:+Iriと、(
1)その4寸何らの111丁を施こさないか、(2)前
記基板の所定の位1′面に透孔を付設する加エエgと、
1)IJ記基板の表面に回路要素と成るべき素材として
の塗才・1を所定の厚さで線状に装着して所定の回路パ
ターンを前記基板上に書き込む描画工程と、前記基板上
に線状に装着された塗f−]を回路要素に転化する処、
理工程と、前記処理工程によって形成された回路要素の
特性値を所定の設計値と比較認識する検査工程の各工程
を含み、前記基板上に直接量子回路を形成するものであ
る。
実施例
以下、本発明に(かかる電子回路板の製造方法の一実l
A例を、図面に基づいて具体的に述べる。
A例を、図面に基づいて具体的に述べる。
第1図は、本発明の一実施例における各工程を説明する
ためのソロツクダイアダラムである。第1図において、
1は供給手段、2は描画手段、3は処114手段、4は
模作手段、5は走行り段、6にj、1lIll側+ 手
段を示している。
ためのソロツクダイアダラムである。第1図において、
1は供給手段、2は描画手段、3は処114手段、4は
模作手段、5は走行り段、6にj、1lIll側+ 手
段を示している。
不発明では、電子回路形成用の電気7他a−性)、L板
として、アルミナ、カラス、はうろうなとのセラミック
利第4°、あるい(佳、フェノール、エボキ/。
として、アルミナ、カラス、はうろうなとのセラミック
利第4°、あるい(佳、フェノール、エボキ/。
ポリエステル、ポリイミドなとの樹脂拐イ、]より成る
基板を用いることかできる。たたし、9、下の説明でd
:、樹脂利付基板を代表1列として1悦I刀する0本発
明の製ノ告方法では、寸ず上記基板の供、に7 ダイ゛
、゛か第1の丁イー′dとして含」−れる。J−記洪給
エイ゛、゛に月]いる供給手段1としては、1友述のヘ
ルドコノヘアなとより成る走行系に樹脂相14 j+り
板を塔載する機構系、/ことえば真空吸着板を用い/こ
アース・なとより成る。
基板を用いることかできる。たたし、9、下の説明でd
:、樹脂利付基板を代表1列として1悦I刀する0本発
明の製ノ告方法では、寸ず上記基板の供、に7 ダイ゛
、゛か第1の丁イー′dとして含」−れる。J−記洪給
エイ゛、゛に月]いる供給手段1としては、1友述のヘ
ルドコノヘアなとより成る走行系に樹脂相14 j+り
板を塔載する機構系、/ことえば真空吸着板を用い/こ
アース・なとより成る。
次に、本発明の製造方法を構成する第20工41につい
て説明する。この第2の工、l′Jjにおいては、描画
手段2を用いて樹脂刊別基1反のつし、回路設計情報に
より与えられる位置に、後述の処理手段によりIi4+
路要素となる塗料を直接的に付着させることにより、所
定の回路パターンを基板上に書き込んでいる。
て説明する。この第2の工、l′Jjにおいては、描画
手段2を用いて樹脂刊別基1反のつし、回路設計情報に
より与えられる位置に、後述の処理手段によりIi4+
路要素となる塗料を直接的に付着させることにより、所
定の回路パターンを基板上に書き込んでいる。
この描画手段2としては、例えば前記塗料を流滴法に基
板のθテ望の位置に噴射する手段がある。
板のθテ望の位置に噴射する手段がある。
具体的には、第2図にその断面を示すような、いわゆる
インクエ質射記録ヘッドなどを使用することができる。
インクエ質射記録ヘッドなどを使用することができる。
同図において、11は記録ヘッドのベース容器で、その
上面にはダイヤフラム12が形成されている。f3,1
4,15.16はそれぞれ圧電素子、吐出口、パイプお
よび圧力室であシ、圧力室16は、ベース容器11とダ
イヤフラム12で気密にイIW成され、パイプ15を通
して、回路パター7書き込み用塗料か満たされている。
上面にはダイヤフラム12が形成されている。f3,1
4,15.16はそれぞれ圧電素子、吐出口、パイプお
よび圧力室であシ、圧力室16は、ベース容器11とダ
イヤフラム12で気密にイIW成され、パイプ15を通
して、回路パター7書き込み用塗料か満たされている。
上記インク噴射記録へノドの機能を説明すると、圧電素
子13に電気的パルスが印加され、ダイヤフラム12か
圧力室16側に凸に変形すると、圧力室16の内容積が
減じて圧力が上昇し、吐出口14よシ塗料が1質出して
基板上に直接的に塗料が付着され、回路パターンの書き
込みが行なわれる。
子13に電気的パルスが印加され、ダイヤフラム12か
圧力室16側に凸に変形すると、圧力室16の内容積が
減じて圧力が上昇し、吐出口14よシ塗料が1質出して
基板上に直接的に塗料が付着され、回路パターンの書き
込みが行なわれる。
当然のことながら、描画手段2には回路のパターン情報
に従−)で記録ヘットの吐出[]14と」二組基板の位
置関係を相対的に二次元:″r而面で移動させるだめの
駆動系、あるいは回路要素付着用塗料としての導体線路
用鏝塗イー1、抵抗体用カーボン塗1’1および絶縁膜
形成用樹脂塗料などの供給系、さらには各塗イ1°の選
択系、噴射量の制御系などが含まれるものである。たた
し、描画手段2ば、導体線路を含めて各回路要素となる
べき塗料を点状ではなく、線状に基板上に付着させるよ
うに構成されていることか望ましく、その叩出は°以下
の通りである。
に従−)で記録ヘットの吐出[]14と」二組基板の位
置関係を相対的に二次元:″r而面で移動させるだめの
駆動系、あるいは回路要素付着用塗料としての導体線路
用鏝塗イー1、抵抗体用カーボン塗1’1および絶縁膜
形成用樹脂塗料などの供給系、さらには各塗イ1°の選
択系、噴射量の制御系などが含まれるものである。たた
し、描画手段2ば、導体線路を含めて各回路要素となる
べき塗料を点状ではなく、線状に基板上に付着させるよ
うに構成されていることか望ましく、その叩出は°以下
の通りである。
例えは、測臂伏の吐出口を有する描画素子を複数個−列
に配した描画ヘットなとを用いて塗料を点状に付着させ
た場合、には、Lω路要素に複数個の破断個所か生じ、
その結果、所定の回路要素となり得ないこ脂がし1ばし
は発生する。第2図に例示した記録ヘットにおいては、
基板の所定の位置に噴射された塗料の各液滴が相互に重
畳して、線状に連なるように記録ヘッドの移動と塗料の
噴射量を11川簡1ずれば良い。
に配した描画ヘットなとを用いて塗料を点状に付着させ
た場合、には、Lω路要素に複数個の破断個所か生じ、
その結果、所定の回路要素となり得ないこ脂がし1ばし
は発生する。第2図に例示した記録ヘットにおいては、
基板の所定の位置に噴射された塗料の各液滴が相互に重
畳して、線状に連なるように記録ヘッドの移動と塗料の
噴射量を11川簡1ずれば良い。
特に、上記各Ipj滴を重畳させることは、各回路安素
体の特性値を、回路の設計情報により求められる・II
α囲内に抑えるばかりではなく、後述するように、基板
の表裏を貫通して設けられた透孔内に導体線路を構成す
る場合には、重要な構成技術となる。基板の表裏に設け
られた回路パターンを透孔全通して接続する/ζめには
、透孔内に多数回にわたって、導体線路用塗料の液滴を
重畳させて噴射させることが望まれるからである。
体の特性値を、回路の設計情報により求められる・II
α囲内に抑えるばかりではなく、後述するように、基板
の表裏を貫通して設けられた透孔内に導体線路を構成す
る場合には、重要な構成技術となる。基板の表裏に設け
られた回路パターンを透孔全通して接続する/ζめには
、透孔内に多数回にわたって、導体線路用塗料の液滴を
重畳させて噴射させることが望まれるからである。
描画手段2の他の例を第3図および第4図に示す。これ
らは描画ペンを利用するものであって、第3図において
2oは描画ペンを示し、21はサファイアより成るペン
、22はペンホルダ、23は塗料導通管、24はパイプ
である。捷だ30は基板を示す。第4図は、描画ペン2
oに対して塗料の送出を行う部分を示し、31は塗料溜
め、32は塗料送出ポンプ、33は塗料送出圧力調整器
、34は塗料送出量調整器である。
らは描画ペンを利用するものであって、第3図において
2oは描画ペンを示し、21はサファイアより成るペン
、22はペンホルダ、23は塗料導通管、24はパイプ
である。捷だ30は基板を示す。第4図は、描画ペン2
oに対して塗料の送出を行う部分を示し、31は塗料溜
め、32は塗料送出ポンプ、33は塗料送出圧力調整器
、34は塗料送出量調整器である。
上記描画ペンの機能を説明すると、塗料の送出ポンプ3
2を通して塗料溜め31に塗料が送出されるが、塗料溜
め31の塗料1h1には圧縮空気か作用し、その圧力は
調整器33にて制御され、塗料の送出圧力はr7定値に
維持されている。この圧力にて、塗料は描画ペン20に
送出されるか、送出経路には送出量調整器34かあ−〕
て、回路設計情報に従って描画ペン20に送出する塗料
の酸を制御する。描画ペン20に送出された塗料は、塗
料導通管23を通ってペン21により基板30に71し
直接的に装着され、回路パターンの書き込みがイう°な
われる。なお、第3図および第4図に示した描画手段の
他の例においても、導体線路を含めて各回路要素となる
べき塗料は線状に上記基板に付着されることか必要であ
る。
2を通して塗料溜め31に塗料が送出されるが、塗料溜
め31の塗料1h1には圧縮空気か作用し、その圧力は
調整器33にて制御され、塗料の送出圧力はr7定値に
維持されている。この圧力にて、塗料は描画ペン20に
送出されるか、送出経路には送出量調整器34かあ−〕
て、回路設計情報に従って描画ペン20に送出する塗料
の酸を制御する。描画ペン20に送出された塗料は、塗
料導通管23を通ってペン21により基板30に71し
直接的に装着され、回路パターンの書き込みがイう°な
われる。なお、第3図および第4図に示した描画手段の
他の例においても、導体線路を含めて各回路要素となる
べき塗料は線状に上記基板に付着されることか必要であ
る。
次に、本発明の第3の工程について説明する。
回路要素が付着きf’した樹脂基板は、処理手段3の位
置に走行手段5により相対的に移動する。この処理手段
3は、塗料を回路要素に転化させるだめの手段である。
置に走行手段5により相対的に移動する。この処理手段
3は、塗料を回路要素に転化させるだめの手段である。
具体例として、塗料が低温焼成用銀塗料である場合には
、塗料を構成する主成分は銀粉、樹脂分および溶剤より
成り、処理工程としてdl、 (1) レベリングのために常需孕気中に5〜15分
間放1δするエイS゛、 (11)樹脂分を硬化させるために80〜200℃で空
気中に5〜30分間保持する工fii、などが含まれる
ものである。上記の如き処理工程を経ることによって、
基板に付着された塗料は回路彎素古しての導電線路に転
化する。
、塗料を構成する主成分は銀粉、樹脂分および溶剤より
成り、処理工程としてdl、 (1) レベリングのために常需孕気中に5〜15分
間放1δするエイS゛、 (11)樹脂分を硬化させるために80〜200℃で空
気中に5〜30分間保持する工fii、などが含まれる
ものである。上記の如き処理工程を経ることによって、
基板に付着された塗料は回路彎素古しての導電線路に転
化する。
本発明において、上記処理工程は必要不可欠のものであ
る。本工程を欠く場合には、上記回路要素体の特性値が
所定の値から大きく偏移することがしばしば発生し、歩
留まりが著しく低下する。
る。本工程を欠く場合には、上記回路要素体の特性値が
所定の値から大きく偏移することがしばしば発生し、歩
留まりが著しく低下する。
次いで、本発明の第4の工程においては検査手段4が含
壕れる。この検査手段4は前記第3の工程において形成
された回路要素の特性値を、所定の設計値と比較認識す
る役割を持つ。ここで得られたテークは後述の制御手段
6に送られ、前記描画手段2のrliII岬に利用され
る。
壕れる。この検査手段4は前記第3の工程において形成
された回路要素の特性値を、所定の設計値と比較認識す
る役割を持つ。ここで得られたテークは後述の制御手段
6に送られ、前記描画手段2のrliII岬に利用され
る。
検査手段4には、抵抗やコンデンサの単体の電絶縁特性
あるいは形成されたーJ路がフィルタ作用を有するもの
てあれdl、周波数!1冒21−や利444なとを検査
し、回路膜g1の9求する指令i#cよって、種々のi
−1測をし得る8−1′皿j手段を含むものである。
あるいは形成されたーJ路がフィルタ作用を有するもの
てあれdl、周波数!1冒21−や利444なとを検査
し、回路膜g1の9求する指令i#cよって、種々のi
−1測をし得る8−1′皿j手段を含むものである。
本発明の製造方法には、に記者手段の他に、次の二つの
手段が含丑れる。
手段が含丑れる。
その第1j:、上記各手段の間を上記処理1須序(l(
従って、:、I、’!;板を移動さぜうる。J−行丁段
5である。
従って、:、I、’!;板を移動さぜうる。J−行丁段
5である。
この走行手段5は、回路の設削情Y1シに基ついて後述
の1liII御手段6に」=り作動されうるものであり
、」−↓f4= 的には、基板の主移動用としてのベル
トコノヘアおよび描画手段2、処理手段3などに上記コ
ノヘアよりセツティングするだめのロボットアームなど
から成り立つものである。もちろん、1前述の走行は相
対的なものであり、基板を固定して、上記各工程を順次
、基板位置まで7L行さぜうるように構成してもよい。
の1liII御手段6に」=り作動されうるものであり
、」−↓f4= 的には、基板の主移動用としてのベル
トコノヘアおよび描画手段2、処理手段3などに上記コ
ノヘアよりセツティングするだめのロボットアームなど
から成り立つものである。もちろん、1前述の走行は相
対的なものであり、基板を固定して、上記各工程を順次
、基板位置まで7L行さぜうるように構成してもよい。
その第2の手段は、本発明の製造方法において用いる各
手段の制御を行う制御手段6である。制御手段の役割は
ずてにある程度述べたが、回路の設削情報に基ついで、
前記描画手段2を主体に処jJj手段3および刀5行手
段5の動作を制mjすることにある。この制御手段6の
具体的な構成(d1マイクロコンピュータを中心とした
Fr1ll #手段本体およびttflJ fillさ
れる各手段とを結ぶインターフェースおよびパスライン
より成り、各製造工程中を流れる基板に対し、回路設計
情報に基ついた回路パターンを、回路要素原料としての
塗イ四を直接的に付着することにより構成させるという
大きな役ソ;りを和うものである。
手段の制御を行う制御手段6である。制御手段の役割は
ずてにある程度述べたが、回路の設削情報に基ついで、
前記描画手段2を主体に処jJj手段3および刀5行手
段5の動作を制mjすることにある。この制御手段6の
具体的な構成(d1マイクロコンピュータを中心とした
Fr1ll #手段本体およびttflJ fillさ
れる各手段とを結ぶインターフェースおよびパスライン
より成り、各製造工程中を流れる基板に対し、回路設計
情報に基ついた回路パターンを、回路要素原料としての
塗イ四を直接的に付着することにより構成させるという
大きな役ソ;りを和うものである。
本発明の製造方法においては、前記工稈群に加えて基板
の加工工程を付加することができる。第5図は、加工工
程を加えた本発明の他の実施例を説明する/ζめのブロ
ックダイアグラムである。
の加工工程を付加することができる。第5図は、加工工
程を加えた本発明の他の実施例を説明する/ζめのブロ
ックダイアグラムである。
第5図における記号101〜106は、第1図における
記号1〜6に対応し、101は供給手段、102は描画
手段、103は処理手段、104は検査手段、105は
走行手段、106はrliII(財)手段を示している
。そして、107は加工手段を示し、供給手段ioiよ
り、走行手段105により相対的に加工手段107に移
動した基板に対し、透孔を(;J設する/こめの工程で
ある。具体的には、プレスマンン、トリルマシン、レー
ザマ/ンfx と−t: ’)構成され、回路膜g−1
情報に基ついて基板の所定の位置に所定形状の透孔を形
成する。この透孔を、基板の表四面の回路パターンを電
気的に接続するための導′准線路として利用する場合に
目1、描画エイ?において、透孔に対し導電線路の塗料
を4=j着することになる。しかしながら、透孔加工後
、単に塗料を何着したのでは透孔加工[l−!Jにおけ
る基板イ珂イー1の加工くずや透孔用121]のかけな
とにより、塗イ′−1の(−1着不良か発生し、導電線
路としての傭頼性を欠く場合がある。従って、基板に7
1して加工を加えたのちには、基板表面の研摩、ヒリえ
ばハフィν[、摩、基板の洗浄、例えば超音波洗浄、お
よび乾燥をriうことか望ましく、上記加工工程には、
必要に+、3−。
記号1〜6に対応し、101は供給手段、102は描画
手段、103は処理手段、104は検査手段、105は
走行手段、106はrliII(財)手段を示している
。そして、107は加工手段を示し、供給手段ioiよ
り、走行手段105により相対的に加工手段107に移
動した基板に対し、透孔を(;J設する/こめの工程で
ある。具体的には、プレスマンン、トリルマシン、レー
ザマ/ンfx と−t: ’)構成され、回路膜g−1
情報に基ついて基板の所定の位置に所定形状の透孔を形
成する。この透孔を、基板の表四面の回路パターンを電
気的に接続するための導′准線路として利用する場合に
目1、描画エイ?において、透孔に対し導電線路の塗料
を4=j着することになる。しかしながら、透孔加工後
、単に塗料を何着したのでは透孔加工[l−!Jにおけ
る基板イ珂イー1の加工くずや透孔用121]のかけな
とにより、塗イ′−1の(−1着不良か発生し、導電線
路としての傭頼性を欠く場合がある。従って、基板に7
1して加工を加えたのちには、基板表面の研摩、ヒリえ
ばハフィν[、摩、基板の洗浄、例えば超音波洗浄、お
よび乾燥をriうことか望ましく、上記加工工程には、
必要に+、3−。
してこれらの手段が含廿れるものである。
なお、本発明の製造方法における基板の流れは、単に前
述のものに限定されるものではなく、例えば、描画手段
2と処理手段3の間を複数回にわたって繰り返し流すこ
とも可能である。このようにすることにより、基板の表
面だけでなく、裏面に対する回路形成、あるいは導体、
誘成体を多層に積み重ねて形成されるコンデンサの形成
、さらには基板主面の一部を多層配線化することなど、
多種多様の回路構成が可能となるものである。
述のものに限定されるものではなく、例えば、描画手段
2と処理手段3の間を複数回にわたって繰り返し流すこ
とも可能である。このようにすることにより、基板の表
面だけでなく、裏面に対する回路形成、あるいは導体、
誘成体を多層に積み重ねて形成されるコンデンサの形成
、さらには基板主面の一部を多層配線化することなど、
多種多様の回路構成が可能となるものである。
結局、本発明の製造方法の必須の要件は、第1図あるい
は第6図の破線で囲まれた部分で行なわれる工程に要約
される。従って、上述の各工程を含む範囲において、他
の付加的な工程が含まれる場合も本発明の範囲内に含ま
れるものである。
は第6図の破線で囲まれた部分で行なわれる工程に要約
される。従って、上述の各工程を含む範囲において、他
の付加的な工程が含まれる場合も本発明の範囲内に含ま
れるものである。
発明の効果
以上の説明から明らかなように、本発明にかかる電子回
路板の製造方法は、回路設計情報が多種にわたる場合に
も容易に基板上の回路形成を制御し得るものであり、大
なる工業的価値を有するものである。
路板の製造方法は、回路設計情報が多種にわたる場合に
も容易に基板上の回路形成を制御し得るものであり、大
なる工業的価値を有するものである。
第1図は本発明の一実施例における各工程を説明するた
めのブロックダイアダラム、第2図(r:i本発明の描
画工程で用いるインク噴射記録\ノドの一例を示す要部
断面図、第3図は同描画ペンの四部断面図、第4図は第
3図の描画ペンの塗料送出部の置部構成図、第5図は本
発明の他の実施例における各工程を説明するためのプ0
ツクダイアグラムである。 1.101・・・・供給手段、2,102・・・・・描
画手段、3,103・・・・処理手段、4 、104・
・・・・検査手段、5,106・・〜・走行手段、6
、106・・・・・・制御手段、11・・・・・ヘノ)
、1’2・・・・・ダイヤフラム、13・・・・圧電素
子、14・・・吐出口、16・・・ パイプ、16・−
・圧力室、21・・ ・ペン、22・・・・・ペンホル
ダ、23・・・・4通管、24・・・・パイプ、31・
・・・・塗料溜め、32・・・・送出ポンプ、33−・
・・圧力調整器、34・・・・・送出I■を調整器、1
07・・・・加工手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 5 第 3 図 4図
めのブロックダイアダラム、第2図(r:i本発明の描
画工程で用いるインク噴射記録\ノドの一例を示す要部
断面図、第3図は同描画ペンの四部断面図、第4図は第
3図の描画ペンの塗料送出部の置部構成図、第5図は本
発明の他の実施例における各工程を説明するためのプ0
ツクダイアグラムである。 1.101・・・・供給手段、2,102・・・・・描
画手段、3,103・・・・処理手段、4 、104・
・・・・検査手段、5,106・・〜・走行手段、6
、106・・・・・・制御手段、11・・・・・ヘノ)
、1’2・・・・・ダイヤフラム、13・・・・圧電素
子、14・・・吐出口、16・・・ パイプ、16・−
・圧力室、21・・ ・ペン、22・・・・・ペンホル
ダ、23・・・・4通管、24・・・・パイプ、31・
・・・・塗料溜め、32・・・・送出ポンプ、33−・
・・圧力調整器、34・・・・・送出I■を調整器、1
07・・・・加工手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 5 第 3 図 4図
Claims (2)
- (1)回路要素を形成する基台となる電気絶縁性の基板
を供給する供給工程と、前記基板の表面に回路要素と成
るべき素材としての塗料を所定の厚さで線状に装着して
所定の回路パターンを前記基板上に書き込む描画工程と
、前記基板上に線状に装着された塗料を回路要素に転化
する処理工程と、前記処理工程によって形成された回路
要素の特性値を所定の設計値と比較認識する検査工程の
各工程を含み、前記基板上に直接に電子回路を形成する
ことを特徴とする電子回路板の製造方法。 - (2)回路要素を形成する基台となる電気絶縁性の基板
を供給する供給工程と、前記基板の所定の位置に透孔を
付設する加工工程と、前記基板の表面及び前記透孔内に
回路要素と成るべき素材としての塗料を所定の厚さで線
状に装着して所定の回路パターンを前記基板上に書き込
む描画工程と、前記基板上に線状に装着された塗料を回
路要素に転化する処理工程と、前記処理工程によって形
成された回路要素の特性値を所定の設計値と比較g識す
る検査工程の各工程を含み、前記基板上に直接に電子回
路を形成することを特徴とする電子回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181742A JPS5969991A (ja) | 1982-10-15 | 1982-10-15 | 電子回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181742A JPS5969991A (ja) | 1982-10-15 | 1982-10-15 | 電子回路板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5969991A true JPS5969991A (ja) | 1984-04-20 |
Family
ID=16106089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181742A Pending JPS5969991A (ja) | 1982-10-15 | 1982-10-15 | 電子回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133694A (ja) * | 1986-11-26 | 1988-06-06 | ジューキ株式会社 | 厚膜回路形成における回路不良検出方法 |
-
1982
- 1982-10-15 JP JP57181742A patent/JPS5969991A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133694A (ja) * | 1986-11-26 | 1988-06-06 | ジューキ株式会社 | 厚膜回路形成における回路不良検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002099848A3 (en) | Formation of printed circuit board structures using piezo microdeposition | |
| US20030215565A1 (en) | Method and apparatus for the formation of laminated circuit having passive components therein | |
| JPH08213758A (ja) | 積層配線基板構造体、及びその製造方法 | |
| US8945986B2 (en) | Electronic assembly with three dimensional inkjet printed traces | |
| US20030009726A1 (en) | Method and apparatus for the formation of laminated circuit having passive componets therein | |
| US7006359B2 (en) | Modular electronic assembly and method of making | |
| JP3823870B2 (ja) | 配線板の製造方法、および電子機器の製造方法 | |
| US5937494A (en) | Method for assembling an ink-jet pen having a double-sided electrical interconnect flexible circuit | |
| JPS5969991A (ja) | 電子回路板の製造方法 | |
| JP2005191059A (ja) | 電気回路の形成方法、電気回路製造装置 | |
| EP1548826B1 (en) | Chip pad layout | |
| CN101147240A (zh) | 印刷电路图案化的嵌入电容层 | |
| EP0744291B1 (en) | Charge plate fabrication process | |
| US20060286485A1 (en) | Substrate structure and the fabrication method thereof | |
| JPS59106183A (ja) | 電子回路板の製造方法 | |
| JPH0320913B2 (ja) | ||
| JPS58200591A (ja) | 電子回路板の製造方法 | |
| JPS59111388A (ja) | 電子回路板の製造方法 | |
| JPS5972792A (ja) | 電子回路板の製造方法 | |
| JPS5972192A (ja) | 電子回路板の製造方法 | |
| JPS59106182A (ja) | 電子回路板の製造方法 | |
| JPS59108392A (ja) | 電子回路板の製造方法 | |
| JPS59108391A (ja) | 電子回路板の製造方法 | |
| JPS58176995A (ja) | 電子回路板の製造方法 | |
| JPS59110190A (ja) | 電子回路板の製造方法 |