JPH03209680A - サーボ信号書き込み装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は　磁気ディスク装置のヘッド位置決めに用いる
サーボ信号の書き込み装置及びサーボ信号遅延自動測定
装置に関するものであａ従来の技術 近鍛　磁気ディスク装置の分野では高密度化が進行し　
トラック密度を如何に高めるかが重要な要素技術の一つ
になっていも　トラック密度を上げる手法の一つとして
、サーボ情報をディスクに書き込み、　この再生信号に
よりヘッドの位置決め精度上げる方法がよく利用されム
　サーボ信号書き込み装置はヘッドを位置決めするため
の信号をディスクに書き込む装置のことである。

ヘッド位置決めに用いるサーボパターンは一般にディス
クの半径方向に放射状に記録され　そのインライン性が
サーボパターンの検出確率に大きな影響を与えも　イン
ライン性を確保できない理由として（友　第１の理由と
してヘッドの取り付は角度及びヘッドを移動させるアク
チュエータの構造に起因するものと、第２の理由として
製造上のヘッド取り付は精度に起因するものがあａ　イ
ンライン性と３表　　磁化反転パターンがディスク回転
中心から放射線方向にコヒーレントく　位相が揃って滑
らかに記録されることを意味するものである。前記第１
の理由による問題を解決する手法として、　１回転毎に
検出される基準インデックス信号にもとずき基準クロッ
ク信号を計数するカウンタと基準クロックより短い遅延
量を設定できる遅延回路を備えたサーボ信号書き込み回
路が提案されていも　（特開昭６３−１５３７１０号公
報特公平１−３６１８５号公報） 第１２図に従来のサーボ信号書き込み回路の構成を示も
　同図において、　７０はサーボパターン発生回路で、
　７１はインデックス信号を基準として基準クロック単
位で遅延を発生するカウンタで、７２はプリセット値と
カウンタ出力を比較してサーボパターン発生回路７０の
信号発生を開始させる比較回路で、　７３は基準クロッ
クより小さい範囲での遅延量を設定できる遅延回路であ
ム第１２図のような構成を用いると、遅延回路を必要最
小限の量に対応する分だけ備えればよく、高価な遅延素
子を削減できるという効果があっ九発明が解決しようと
する課題 しかしなが収　上記第１２図で示した従来のサーボ信号
書き込み回路では基準クロックの周波数を上げて精度を
向上させようとした場合にカウンタ長を増やさなければ
ならないという構造的な改造を必要とした　また　構造
自体が特殊であるためにドライブ装置自体に内蔵するこ
とは直接ハードウェアのコストアップになるという問題
があっ丸　さらに　先に述べたインライン性を確保でき
ない第２の理由である製造上のヘッド取り付は精度に起
因する遅延量の測定方法については未解決であった 本発明はこのような従来の問題を解決するものであり、
マイクロコードの記述できる範囲で任意に遅延量を設定
でき、また製造設備としてではなくドライブ装置内部に
容易に内蔵できるサーボ信号書き込み装置を提供し　さ
らにドライブ個々で異なる最適遅延量を自動測定する機
能を有したサーボ信号遅延量自動測定装置を提供するこ
とを目的とするものである。

課題を解決するための手段 本第１の発明は上記目的を達成するため１　基準クロッ
クより小さい範囲でサーボ信号を遅延させる遅延回路と
、基準クロック以上で並列直列変換回路のビット数より
小さい遅延を実現するハンドシェイク回路と、並列直列
変換回路のビット数以上の遅延をマイクロプログラムシ
ーケンスプロセッサのマイクロコードプログラムにより
実現する機能を備えたサーボ信号書き込み装置であもま
た　本第２の発明は上記目的を達成するために　ドライ
ブ装置としてのデータ領域書き込み装置とサーボ信号書
き込み装置の機能をクロック選択回路を付加することに
より選択的に使用できる構成としたものである。

また　本第３の発明は上記目的を達成するために　サー
ボ信号書き込み装置を利用して第１の所定のパターンを
第Ｎトラックに書き込み、　第２の所定のパターンを所
定の遅延量だけ遅らせた上で第Ｎ＋１トラックに書き込
み、　ヘッドを半トラックピッチ基に戻し第Ｎトラック
と第Ｎ＋１トラックの中間位置にて信号を再生し　この
再生波形の波高値が最大あるいは最小となるように前記
所定の遅延量を調整することにより１トラック当りの遅
延量を求める機能を備えたサーボ信号遅延量自動測定装
置である。

作用 従って、本第１の発明によれば　基準クロックの周波数
を上げた場合でもカウンタのビット長を変更する必要は
なくなり、マイクロコードの記述できるステップ数の範
囲で遅延量を設定できもまた　本第２の発明によれ（′
Ｌ　サーボ信号書き込み回路とデータ領域の書き込み回
路のハードウェアを共用させてドライブ装置に内蔵する
ことができ。製造設備としてのサーボ信号発生装置が不
用となり大幅な製造設備の削減ができる。

また　本第３の発明によれは　ヘッド取り付は精度の問
題から発生する遅延量の最適値の変化をドライブ毎に自
動的に測定することができも　また　第２の発明同様ド
ライブ装置に容易に内蔵することができも 実施例 以下、第１の発明の一実施例のサーボ信号発生装置につ
いて、第１医　第２医　第３ｍ　第４＠第５図および第
６図を参照しながら説明する。

第１図において、　■は遅延回路　２は並列直列変換同
区　３はハンドシェイク同区　４はマイクロプログラム
シーケンスプロセッサ、　５はコントロールプロセッサ
であも　第２図は第１図におけるマイクロプログラムシ
ーケンスプロセッサの内部構造について必要最小限の回
路を記述したものである。第２図において、　６はシー
ケンサ、　７はマイクロコード、　８はパイプラインレ
ジス久　９はジャンプコンデイション判定回ａ　１０は
出力ボート、　１１はインターフェース用メモ１人１２
は内部メモリ、　１３はカウンタであ４　第３図は第１
図で使用するインデックス信号及び基準クロックを生成
する一手法を記述したものであも　第３図において、　
２０は記録媒体であるところのディス久　２１は移動可
能なヘッド、２２はヘッド２１を支持する支持機４１Ｌ
　２３は回転運動発生装置　２４は固定ヘッド、　２５
は固定ヘッド支持機梶　２６は波形整形回路であも　第
４図は第３図の波形整形回路から出力される信号のタイ
ミングを示す図である。第５図は第１図におけるハンド
シェイク回路３の内部構造を示す一例である。第５図に
おいて、　３１はＳＲフリップフロップ、　３２及び３
３はＤ型フリップフロップ、３０はＮビットカウンタで
あも　第６図は第５図の構造を変更したものであａ　第
６図において、　３４はＭビットカラン久　３５はＬビ
ットカウンタであも以上のように構成されたサーボ信号
書き込み装置について、以下第１図から第６図を用いて
その動作を説明すも ま負　第１図を用いて基本動作を説明すも　第１図にお
いて、マイクロプログラムシーケンスプロセッサ４から
出力された並列データは並列直列変換回路２により時系
列直列データに変換され４時系列直列データは遅延回路
１を通過し　所定の遅延量だけ遅れて書き込み信号とな
る。遅延回路１に対する遅延量設定信号はマイクロプロ
グラムシーケンスプロセッサ４から設定されも　また並
列直列変換回路２に対する変換タイミングはハンドシェ
イク回路３によって生成されも　コントロールプロセッ
サ５はマイクロプログラムシーケンスプロセッサ４に対
してマイクロプログラムの開始終了やロード等の管理を
行う。コントロールプロセッサ５は本実施例ではパーソ
ナルコンピュータを用１．）　　画面上のメニューに従
って人間が動作を指令できるように構成し九　以上のよ
うな構成において、遅延回路ｌにおける遅延量の設定を
同図中の基準クロック１より小さい範囲で設定し基準ク
ロック１以上で並列直列変換回路２のビット数よりも小
さい場合の遅延量をハンドシェイク回路３により調整し
　並列直列変換回路２のビット数以上の遅延量をマイク
ロコードシーケンスプロセッサのマイクロプログラムに
より調整すもこのように調整すると、基準クロック１の
一回転当りのパルス数が従来よりも大きく設定された場
合でＬ　あるいはまたヘッド駆動装置の構造的な問題で
隣のトラックに対して比較的大きな遅延量を設定しない
とサーボパターンのインライン性が確保されないような
場合でＬ　サーボ信号書き込み装置の構造を変更せずに
マイクロコードを変更することで容易に遅延量を設定で
きも　第２図は第１図におけるマイクロプログラムシー
ケンサ４の内部構造について必要最小限の回路を記述し
たものであも　第２図において、シーケンサ６から発生
されたプログラム番地指定によりマイクロコード７の対
応する番地の情報がバイブラインレジスタ８に読み出さ
れる。パイプラインレジスタ８の出力は直接内部バスに
接続されるものと、シーケンサ６に対してジャンプ番地
として指定されるものと、図中には記述されていないが
内部バスヲコントロールするもの等があａ　このように
構成すると、シーケンサ６によりマイクロコード７に格
納されたマイクロプログラムを逐次実行することができ
も　第１図の中で使用した遅延量設定信号は第２図の出
力ポート１０から出力され　並列データは直接内部バス
から出力され　ハンドシェイク信号は一部をジャンプコ
ンデイション判定回路７に他を出力ポートｌＯに接続さ
れも　サーボデータはマイクロコード７から直接内部バ
スに送出する方法と、内部メモリ１２から送出する方法
と、コントロールプロセッサ５からインターフェース用
メモリ１１を介して送出する方法かあもカウンタ１３は
送出した並列データの数を管理するのに用いも　第２図
ではマイクロコード７は外部から格納できない構成とな
っている力（コントロールプロセッサバスからの接続経
路を確保すれば外部からマイクロコードをロードする構
成に変更することができも　第２図は必要最小限の構成
を記述したものであり、マイクロプログラムシーケンス
プロセッサ４の動作の詳細を説明するものではな（−極
端な例として、ハンドシェイク回路３及び並列直列変換
回路２の動作速度に対して充分な処理速度を確保できる
汎用マイクロプロセッサが存在するのであればこれをマ
イクロプログラムシーケンスプロセッサ４の代用として
利用してもよ（〜　第３図は第１図で使用するインデッ
クス信号及び基準クロックを生成する一手法を記述した
ものであａ　固定へラド支持機構２５によって支持され
たヘッド２４によってインデックス信号を含んだクロッ
ク信号を再生すム　この再生波形からインデックス信号
と基準クロック１を分離する。波形整形回路２６は第４
図に示すように基準クロック１に同期した一回転に１パ
ルスのインデックス信号を生成すも　第５図は第１図に
おけるハンドシェイク回路３の内部構造を示す一例であ
ム　第５図左側より入力されるインデクス信号はマイク
ロプログラムシーケンスプロセッサ４から出力されるロ
ード値設定信号をＮビットカウンタ３０の初期値として
ロードすも　ロード値設定を変更することによって、並
列直列変換回路２への変換タイミング信号の遅延を基準
クロック１のパルス幅の単位で調整することができも　
本調整により基準クロックｌの間隔以上でＮビットカウ
ンタのビット長の間隔以内の遅延を管理することができ
る。同図におけるＳＲフリップフロップ３１はＮビット
カウンタの出力によりセットされマイクロコードプログ
ラムシーケンサ４から出力されるリセット信号によりリ
セットされも　マイクロコードシーケンスプロセッサ４
はＳＲフリップフロップ３１の状態からデータ転送の可
否を判断する。Ｄ型フリップフロップ３２、３３は信号
を同期化するためのものである。同図では同期化のため
に単純に基準クロック２を用いてデータを保持している
だけであるがインデックス信号のパルス幅と基準クロッ
ク２の関係によっては多少の波形整形用の回路を必要と
する場合もある。第６図は第５図の構造を変更し　並列
直列変換のビット長を可変構造としたものである。同図
ではＭビットカウンタ３４の入力であるロード値設定１
あるいはＬビットカウンタ３５のロード値設定２を用い
て遅延量を調整できる。ここではＬビットカウンタ３５
がカウント値を変更できることを強調するためにＭビッ
トカウンタを分離して備えたが特に必要なものではなｔ
、Ｘｏ　　第６図の構成を用いると、マイクロプログラ
ムシーケンスプロセッサ４から出力された並列データＮ
ビットのうｉＥｘ　　（Ｎ−Ｌ）ビット分に相当する後
半のデータは時系列直列データには変換されな（■ 次に以下、第２の発明の一実施例のサーボ信号発生装置
について、図面を参照しながら説明すも第７図は本第２
の発明の一実施例を示すものである。第７図において、
　４７はパターン検出回路４８は遅延量設定信号を選択
する選択同格４９はクロックを選択する選択凹版　５０
はドライブコントロールプロセッサである。同図におい
て他の回路ブロック１から４は第１図の構成と同一のも
のであも 以上のように構成されたサーボ信号書き込み装置につい
て、以下第７図を用いてその動作を説明する。

第７図において第１図の構成と大きく異なるのは、　ド
ライブ装置の中にサーボパターン発生機能を内蔵した点
である。このために　第１図で使用したコントロールプ
ロセッサ５は第７図ではドライブコントロールプロセッ
サ５０に置き換わり、さらにサーボ信号書き込み用の基
準クロック１とデータ領域書き込み用の基準クロック３
を選択して使用できるように選択回路４９を備えていも
同図には記載していない力ｔ　ドライブコントロールプ
ロセッサ５０はドライブ装置全体をコントロールするも
のである。同図に示すように　データ領域を書き込むた
めの構成とサーボ信号を書き込むための構成はほぼ同一
にすることができ共用化が図れる。従って、ハードウェ
アの著しい増加を伴わずにサーボパターン発生機能を内
蔵することができる。さて、データ領域の書き込み時に
はピークシフトの問題が発生する。これをあらかじめ補
正する方法としてブリコンペンセーションなる手法が使
用される。第７図では　これを実現する構成を含んで記
載しれ　パターン検出回路４７はビットパターンに対応
したピークシフト量を求へ遅延回路１に対する遅延量設
定信号を出力する。

同図のように選択回路４８を備えることによって比較的
精度を要求されかつ高価であるところの遅延回路を共用
化できも　ドライブコントロールプロセッサ５０は本実
施例では汎用のマイクロプロセッサを用いて実現した　
ドライブコントロールプロセッサ５０が管理する上位ホ
ストインターフェースを介してサーボ信号書き込みに関
わるドライブコントロールプロセッサ５０自身のソフト
ウェア及びマイクロブログラムシーケンスプロセ・ソサ
４のマイクロプログラムを人手することができも　この
ようにホストインタニフェースを利用すると、製造時に
はサーボ信号書き込み用ソフトウェアをロードして書き
込みを実行し　これが終了した段階ではソフトウェアを
内蔵せずにすむという効果がある。

次に以下本第３の発明の一実施例のサーボ信号遅延量自
動測定装置について、図面を参照しながら説明する。

第８図は本第３の発明の一実施例の原理を示すものであ
る。第８図において、上側に記入したパターンは’ＪＮ
トラックと第Ｎ＋１トラックの磁化パターンを部分的に
記述したもので、下側に記入したパターンはヘッド位置
を変更した場合の各々の再生信号を記述したものであも
　同図中の下側の波形で、　（ａ）はへラドギャップ位
置の中心が第Ｎトラックに完全に一致した場合、　（Ｃ
）はヘッドギャップ位置の中心が第Ｎ＋１トラックに完
全に一致した場合、　（ｂ）はヘッドギャップが丁度第
Ｎトラックと第Ｎ＋１トラックの中間位置にある場合を
示したものである。同図に示すよう？Ｑ中間位置におけ
る再生波高値Ｃが最大となるようにパターンを書くこと
ができればインライン性を確保できる。これを実現する
ために　本第３の発明の構成は、　遅延量を調整できる
サーボ信号書き込み装置とヘッドを少なくとも半トラッ
クピッチ以上の精度で位置決めできる位置決め装置と再
生信号のエンベロープの波高値をホールドしてプロセッ
サ部にディジタル値として送り出す波高値検出装置と、
前記ディジタル値を処理するプロセッサ部を備えたもの
であも　サーボ信号書き込み装置については、　前記し
た第１の発明あるいは第２の発明の構成を使用すれば容
易に実現できる。また　位置決め装置は一般にはレーザ
ー測長器を用いて容易に実現できも　ここでＣヨ　　こ
のサーボ信号書き込み装置及び位置決め装置については
記述を省略しｆ４　　第９図にプロセッサ部における処
理の手順を示し　第１１図に波高値検出装置の構成を示
した　第９図を用いて、プロセッサ部の処理手順を説明
すも　まず、位置決め装置を用いてヘッドを第Ｎトラッ
クに位置決めする。次鳳　インデックス信号を基準とし
て所定のパターンを第Ｎトラックに書き込む。次へ　イ
ンデックス信号からの遅延時間Ｔを（Ｈｘ△Ｔ）とすも
　但し　八Ｔはサーボ信号書き込み装置における最短調
整時肌　次く　ヘッドを第Ｎ＋１トラックに位置決めず
も　ここで、インデックス信号を基準として先の１時間
遅延させた所定の信号を第Ｎ＋１トラックに書き込し　
この時、記録媒体上の磁化パターンは第８図の上側のよ
うになム　次艮　ヘッドを半トラックピッチもと＊ぢに
戻り、ｉＮｌラックと第Ｎ＋１トラックの中間位置にて
記録波形を再生する。この時、再生波形は第８図の下側
（ｂ）のような波形が得られも　同図における波高値Ｃ
が最大かどうかを確認し　最大であれば終了し　最大で
なければ遅延時間Ｔを調整し　第Ｎ＋１トラックの所定
パターン書き込みからやり直す。このような処理を経て
求められた遅延時間Ｔを使用することにより、サーボ信
号を全トラックについてインライン性を確保しながら書
き込むことができる。

第１０図は書き込みパターンを変更した例である。

第８図でζ戴　第Ｎトラックと第Ｎ＋１トラックのパタ
ーンを同一とし　中間位置における再生波形の最大値を
もってインライン性を確認した力丈　第１０図では第Ｎ
トラックと第Ｎ＋１トラックのパターンを反転パターン
としたものであも　第１０図のパターンの場合、再生波
形が最小となる遅延量の設定の時に最もインライン性が
確保されも第１１図は波高値検出装置の構成を示したも
のであも　第１１図において、２０は記録媒体であると
ころのディス久　２１は移動可能なヘッド、　２２はヘ
ッド２１を支持する支持機Ｉ１．　２３は回転運動発生
装置　６０は波高値検出回路　６１はアナログディジタ
ル変換回路であム　ヘッド２１によって再生された信号
から波高値検出回路６０により波高値のみが抽出されも
　この波高値１よ　第８図下側の波形（ｂ）に記載した
波高値Ｃに対応するものであム　この値はアナログ量で
あるので、これをアナログディジタル変換回路６１によ
りディジタル量に変換すも　ディジタル量に変換された
波高値Ｃは、　プロセッサ部により第９図で説明した処
理に利用される。本第３の発明におけるプロセッサ部は
第１の発明で使用したパーソナルコンピュータを利用し
てもよいし　第２の発明で使用したドライブコントロー
ルプロセッサを利用してもよもち　第２の発明で使用し
たドライブコントロールプロセッサを使用した場合、第
２の発明と同様にサーボ信号遅延量測定に関するプログ
ラムをホストインターフェースを通じて入手しすること
もでき４　さらＥ、　　ドライブ装置内部でトラッキン
グ制御をかけるためにサーボ情報を検出しこれをアナロ
グディジタル変換回路によりディジタル化して処理する
構成を用いた場合、第３の発明で使用したアナログディ
ジタル変換回路６１とこの機能を共用することもできも 発明の効果 本第１の発明は上記実施例から明らかなようへ第１のク
ロック間隔で時系列直列データに変換する並列直列変換
回路と、並列直列変換回路から出力される時系列直列デ
ータに対し所定の遅延量を設定する遅延回路と、並列直
列変換回路を動作させる第１のクロックとマイクロプロ
グラムシーケンスプロセッサを動作させる第２のクロッ
クの間で同期をとりながら並列直列変換のタイミングを
生成するハンドシェイク回路を備え　第１のクロツク間
隔より小さい遅延量を前記遅延回路により調整し　第１
のクロック間隔以上で並列直列変換回路のビット数の間
隔よりも小さい場合の遅延量を前記ハンドシェイク回路
により調整し　並列直列変換回路のビット数の間隔以上
の遅延量を前記マイクロプログラムシーケンスプロセッ
サのマイクロプログラムによって調整する機能を有する
ことにより、ハードウェアの変更を伴わずにプログラム
の変更にて遅延量を調整できる。

木筆２の発明は第１の発明の構成に選択回路を付加し　
データ領域を書き込むための構成とサーボ信号を書き込
むための構成を共用化することでハードウェアの著しい
増加を伴わずにサーボパターン発生機能をドライブ装置
に内蔵することができるものである。また　ホストイン
ターフェースを介してサーボ信号書き込み用ソフトウェ
アをロードすることにより製品として不用なソウトウエ
アを常備する必要がなくな４ 木筆３の発明は　遅延量を調整できるサーボ信号書き込
み装置とヘッドを少なくとも半トラックピッチ以上の精
度で位置決めできる位置決め装置と再生信号のエンベロ
ープの波高値をホールドしてプロセッサ部にディジタル
値として送り出す波高値検出装置と、前記ディジタル値
を処理するプロセッサ部を備えたもので、ヘッド取り付
は精度の問題等により発生する遅延量の最適値の変化を
ドライブ毎に自動的に測定することができも　また　第
２の発明同様ドライブ装置に容易に内蔵することができ
も

【図面の簡単な説明】

第１図は第１の発明の一実施例におけるサーボ信号書き
込み装置の構成医　第２図は第１の発明の構成要素であ
るマイクロプログラムシーケンサの内部構造医　第３図
は第１図で使用するインデックス信号及び基準クロック
を生成する一手法を記述した構成医　第４図は第３図の
波形整形回路から出力される信号のタイミングを示すタ
イミング諷　第５図は第１図におけるハンドシェイク回
路３の内部構造を示す一例であるところの回路医第６図
は第５図の構造を変更した回路医　第７図は第２の発明
の一実施例におけるサーボ信号書き込み装置の構成医　
第８図は第３の発明の原理を示す説明医　第９図はプロ
セッサ部における処理の手順を示した処理手順説明医　
第１０図は書き込みパターンを変更した例に関する説明
医　第１Ｉ図は波高値検出装置の構成は　第１２図は従
来のサーボ信号書き込み回路のブロック図であムト・・
遅延回路　２・　・並列直列変換同区３・・・ハンドシ
ェイク回Ｋ　　４−−−マイクロプログラムシーケンス
プロセッサ、　５・・・コントロールプロセッサ、　６
・・・シーケンサ、　７・・マイクロコード、　８・・
・パイプラインレジス久　９・・・ジャンプコンデイシ
ョン判定同区１０・・・出力ポート、　１１・・・イン
ターフェース用メモリ、　１２・・・内部メモリ、　１
３・・カラン久　２０・・・ディス久　２１・・・ヘッ
ド゛、　２２・・・支持機楓　２３・・・回転運動発生
装置　２４・・・固定ヘッド、　２５・・・固定ヘッド
支持機ｊａ、２６・・・波形整形回路　３１・・・ＳＲ
フリップフロップ、　３２及び３３・・・Ｄ型フリップ
フロッス　３０・・・Ｎビットカラン久　３４・−−Ｍ
ビットカラン久　３５・・・Ｌビットカラン久　４７・
・・パターン検出同区　４８・・・選択同区　４９・・
・選択同区５０・・・ドライブコントロールプロセッサ
、　６０・・・波高値検出回！　　６１・・・アナログ
ディジタル変換回応

Claims (12)

【特許請求の範囲】
1. （１）マイクロコードにより動作するシーケンサ構造の
   マイクロプログラムシーケンスプロセッサと、マイクロ
   プログラムシーケンスプロセッサの動作を管理するコン
   トロールプロセッサと、マイクロプログラムシーケンス
   プロセッサから出力される並列データを第１のクロック
   間隔で時系列直列データに変換する並列直列変換回路と
   、並列直列変換回路から出力される時系列直列データに
   対し所定の遅延量を設定する遅延回路と、並列直列変換
   回路を動作させる第１のクロックとマイクロプログラム
   シーケンスプロセッサを動作させる第２のクロックの間
   で同期をとりながら並列直列変換のタイミングを生成す
   るハンドシェイク回路を備え前記ハンドシェイク回路は
   ディスクの回転に同期したインデックス信号によって初
   期化され第１のクロック間隔より小さい遅延量を前記遅
   延回路により調整し、第１のクロック間隔以上で並列直
   列変換回路のビット数の間隔よりも小さい場合の遅延量
   を前記ハンドシェイク回路により調整し、並列直列変換
   回路のビット数の間隔以上の遅延量を前記マイクロプロ
   グラムシーケンスプロセッサのマイクロプログラムによ
   って調整する機能を有することを特徴とするサーボ信号
   書き込み装置。
2. （２）インデックス信号は、ディスク上の単一トラック
   を記録再生する固定ヘッドにより記録再生されることを
   特徴とする特許請求の範囲第（１）項記載のサーボ信号
   書き込み装置。
3. （３）ハンドシェイク回路は、マイクロプログラムシー
   ケンスプロセッサから指定されるビット長設定値に従っ
   て並列直列変換すべきビット長を決定することを特徴と
   する特許請求の範囲第（１）項記載のサーボ信号書き込
   み装置。
4. （４）マイクロコードにより動作するシーケンサ構造の
   マイクロプログラムシーケンスプロセッサと、マイクロ
   プログラムシーケンスプロセッサの動作を管理しかつド
   ライブ装置全体を統括管理するドライブコントロールプ
   ロセッサと、サーボパターン書き込み用である第１のク
   ロックとデータ領域書き込み用である第３のクロックを
   選択する選択回路と、マイクロプログラムシーケンスプ
   ロセッサから出力される並列データを第１のクロックあ
   るいは第３のクロック間隔で時系列直列データに変換す
   る並列直列変換回路と、並列直列変換回路から出力され
   る時系列直列データに対し所定の遅延量を設定する遅延
   回路と、並列直列変換回路を動作させる第１のクロック
   あるいは第３のクロックとマイクロプログラムシーケン
   スプロセッサを動作させる第２のクロックの間で同期を
   とりながら並列直列変換のタイミングを生成するハンド
   シェイク回路を備え、前記ハンドシェイク回路はディス
   クの回転に同期したインデックス信号によって初期化さ
   れ、第１のクロック間隔より小さい遅延量を前記遅延回
   路により調整し、第１のクロック間隔以上で並列直列変
   換回路のビット数の間隔よりも小さい場合の遅延量を前
   記ハンドシェイク回路により調整し、並列直列変換回路
   のビット数の間隔以上の遅延量を前記マイクロプログラ
   ムシーケンスプロセッサのマイクロプログラムによって
   調整する機能を有し、データ領域書き込み装置とのハー
   ドウェアの共用によりドライブ装置内部に組み込まれた
   ことを特徴とするサーボ信号書き込み装置。
5. （５）遅延回路は、パターンピークシフトを補正するた
   めの遅延機能と、サーボ信号を書き込む時に必要な第１
   のクロックより小さい範囲での遅延量調整機能を共用と
   し、並列直列変換回路から得られるパターン検出情報の
   結果とマイクロプログラムシーケンスプロセッサから指
   定される値とを選択して遅延回路に対する遅延量設定値
   とする構成としたことを特徴とする特許請求の範囲第（
   ４）項記載のサーボ信号書き込み装置。
6. （６）ドライブコントロールプロセッサは、ドライブコ
   ントロールプロセッサ自身のサーボ信号書き込み用プロ
   グラムとマイクロプログラムシーケンスプロセッサ用の
   サーボ信号書き込み用マイクロプログラムをホストイン
   ターフェースを通じて入手し、これを基にサーボ信号書
   き込みを実行することを特徴とする特許請求の範囲第（
   ４）項記載のサーボ信号書き込み装置。
7. （７）遅延量を調整できるサーボ信号書き込み装置と、
   ヘッドを少なくとも半トラックピッチ以上の精度で位置
   決めできる位置決め装置と、再生信号のエンベロープの
   波高値をホールドしてプロセッサ部にディジタル値とし
   て送り出す波高値検出装置と、前記ディジタル値を処理
   するプロセッサ部を備え、プロセッサ部ではサーボ信号
   書き込み装置を利用して第１の所定のパターンを第Ｎト
   ラックに書き込み、第２の所定のパターンを所定の遅延
   量だけ遅らせた上で第Ｎ＋１トラックに書き込み。ヘッ
   ドを半トラックピッチ基に戻し第Ｎトラックと第Ｎ＋１
   トラックの中間位置にて信号を再生し、この再生波形の
   波高値が最大あるいは最小となるように前記所定の遅延
   量を調整することにより１トラック当りの遅延量を求め
   ることを特徴とするサーボ信号遅延量自動測定装置。
8. （８）第１の所定のパターンと第２の所定のパターンを
   同一パターンとし、中間位置における再生波形の波高値
   が最大となるように遅延量を調整することを特徴とする
   特許請求の範囲第（７）項記載のサーボ信号遅延量自動
   測定装置。
9. （９）第１の所定のパターンと第２の所定のパターンを
   反転パターンとし、中間位置における再生波形の波高値
   が最小となるように遅延量を調整することを特徴とする
   特許請求の範囲第（７）項記載のサーボ信号遅延量自動
   測定装置。
10. （１０）プロセッサ部はサーボ信号書き込み装置の動作
    を管理するコントロールプロセッサと共用とすることを
    特徴とする特許請求の範囲第（７）項記載のサーボ信号
    遅延量自動測定装置。
11. （１１）プロセッサ部はドライブ装置全体を管理するド
    ライブコントロールプロセッサと共用とすることにより
    、ドライブ装置内部に組み込まれたことを特徴とする特
    許請求の範囲第（７）項記載のサーボ信号遅延量自動測
    定装置。
12. （１２）プロセッサ部はドライブ装置全体を管理するド
    ライブコントロールプロセッサと共用とし、ドライブコ
    ントロールプロセッサ自身のサーボ信号遅延量測定用プ
    ログラムをホストインターフェースを通じて入手し、こ
    れを基にサーボ信号遅延量測定を実行することを特徴と
    する特許請求の範囲第（７）項記載のサーボ信号遅延量
    自動測定装置。