JPH03209745A - スタンダード・セル方式のレイアウト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要コ 半導体集積回路のレイアウト方法中、いわゆるスタンダ
ード・セル方式のレイアウト方法に関し、半導体集積回
路の高薬積化を図ることができるようにすることを目的
とし、 少なくとも、セル列の一部を、基板にバイアス電圧を印
加するための基板コンタクト層を設けていない論理セル
と、基板にバイアス電圧を印加するための基板コンタク
ト層を設けてなる基板コンタクト専用セルとを使用して
レイアウトする。

［産業上の利用分野］ 本発明は半導体集積回路（以下、ＬＳＩという）のレイ
アウト方法中、いわゆるスタンダード・セル方式のレイ
アウト方法に関する。

スタンダード・セル方式のレイアウト方法、即ち、ＮＡ
ＮＤ回路、ＮＯＲ回路、インバータ等の論理ゲートや、
フリップフロップ等を単位として構成されたセル、いわ
ゆるスタンダード・セルを列状に配置し、配線を形成す
ることにより行われるレイアウト方゛法は、デザイン・
オートメイション・ツール（ＤＡツール）を用いて行う
ことができるので、人手によるレイアウト（マニュアル
・レイアウト）に比較して短期間でレイアウトを行うこ
とができるという利点を有している。しかしながら、そ
の反面、人手によるレイアウトよりも集積度が劣るとい
う欠点を有している。そこで、スタンダード・セル方式
のレイアウト方法においては、いかにして集積度を高め
るかが重要な課題となっている。

［従来の技術］ 例えば、第６図は、スタンダード・セルを使用して構成
されたＬＳＩチップの一例を示している。

このＬＳＩチップは、マイクロプロセッサの例であって
、図中、１はチップ本体、２はＩ１０回路、３はマイク
ロＲＯＭ、４は実行ユニット、５は命令ユニット、６は
制御ユニット、７はキャッシュ・ユニットである。ここ
に、制御ユニット６等のランダムブロックは、第７図に
その概念図を示すように、高さ（Ｌ＞が一定、幅（Ｗ＞
が可変の各種スタンダード・セル８を列状に配置して構
成されている。なお、９は配線領域（チャネル）である
。

そこで次に、実際に行われるスタンダード・セルのレイ
アウト方法につき、第８図に示すように、２人力ＮＡＮ
Ｄ回路１０．１１．１２．１３．２人力ＮＯＲ回路１４
及びインバータ１５．１６．１７．１８．１９からなる
論理回路を例にして説明する。

かかる場合、従来のスタンダード・セル方式のレイアウ
ト方法においては、第９図に示すようなスタンダード・
セルが用意される。

ここに、第９図Ａ、及びＡ２は、それぞれ２人力ＮＡＮ
Ｄ回路を構成するスタンダード・セル（以下、２人力Ｎ
ＡＮＤセルという）のレイアウト図及び等価回路図であ
る。図中、１０１はｎウェル、１０２．１０３．１０４
はｐ＋拡散層、１０５はｎ＋拡散層、１０６はｐ−ウェ
ル、１０７．１０８．１０９はｎ４−拡散層、１１０は
ｐ＋拡散層、１１１．１１２はゲート電極、１１３は電
源線、１１４は接地線であって、ゲート電極１１１とＰ
＋拡散層１０２．１０３とでｐチャネルＭＯＳトランジ
スタ（以下、９ＭＯ８という）１１５が構成されている
。また、ゲート電極１１２とＰ＋拡散層１０３，１０４
とでｐＭＯ８１１６が構成されている。なお、ｎ“拡散
層１０５は、ｎ−ウェル１０１に対して電源電圧ＶＣＣ
１例えば、５［■］を基板（ウェル）バイアス電圧とし
て印加するための基板コンタクト層である。また、ゲー
ト電極１１１とｎ２拡散層１０７．１０８とでｎチャネ
ルＭＯ３）ランジスタ（以下、ｎＭＯ８という）１１７
が構成されている。また、ゲート電極１１２とｎ４′拡
散層１０８．１０９とでｎＭＯ８１１８が構成されてい
る。なお、Ｐ＋拡散層１１０は、ｐ−ウェル１０６に対
して接地電圧Ｏ［Ｖ］を基板（ウェル）バイアス電圧と
して印加するための基板コンタクト層である。また、１
１９．１２０は入力端子、１２１は出力用のＡＩ既配線
ある。また、図中、区はコンタクトホールを示している
（以下、同様）。

また、第９図Ｂ１及びＢ２は、それぞれ２人力ＮＯＲ回
路を構成するスタンダード・セル（以下、２人力ＮＯＲ
セルという）のレイアウト図及び等価回路図である。図
中、２０１はｎ−ウェル、２０２．２０３．２０４はｐ
＋拡散層、２０５はｎ＋拡散層、２０６はｐ−ウェル、
２０７．２０８．２０９はｎ＋拡散層、２１０はｐ＋拡
散層、２１１．２１２はゲート電極、２１３は電源線、
２１４は接地線である。ここに、ゲート電極２１１とｐ
“拡散層２０２．２０３とでｐＭＯ３２１５が構成され
ている。また、ゲート電極２１２とＰ＋拡散層２０３．
２０４とでｐＭＯ３２１６が構成されている。なお、ｎ
＋拡散層２０５はｎウェル２０１に対して電源電圧■ｃ
ｃ、例えば、５［Ｖ］を基板（ウェル）バイアス電圧と
して印加するための基板コンタクト層である。また、ゲ
ート電極２１１とｎ＋拡散層２０７．２０８とでｎＭＯ
８２１７が構成されている。また、ゲート電極２１２と
ｎ＋拡散層２０８．２０９とでｎＭ。

５２１８が構成されている。なお、Ｐ＋拡散層２１０は
、Ｐ−ウェル２０６に対して接地電圧Ｏ［Ｖ］を基板（
ウェル）バイアス電圧として印加するための基板コンタ
クト層である。また、２１９．２２０は入力端子、２２
１は出力用のＡＩ既配線ある。

また、第９図Ｃ１及びＣ２は、それぞれインバータ回路
を構成するスタンダード・セル（以下、インバータ・セ
ルという）の−例のレイアウト図及び等価回路図である
０図中、３０１はｎ−ウェル、３０２．３０３はｐ“拡
散層、３０５はｎ＋拡散層、３０６はｐ−ウェル、３０
７．３０８はｎゝ拡散層、３１０はｐ＋拡散層、３１１
はゲート電極、３１３は電源線、３１４は接地線であっ
て、ゲート電極３１１とｐ＋拡散層３０２．３０３とで
９ＭＯ８３１５が構成されている。なお、ｎ＋拡散層３
０５は、ｎ−ウェル３０１に対して電源電圧■ｃｃ、例
えば、５［■］を基板（ウェル）バイアス電圧として印
加するための基板コンタクト層である。また、ゲート電
極３１１とｎ４′拡散層３０７．３０８とでｎＭＯ３３
１７が構成されている。なお、ｐ＋拡散層３１０はｐ−
ウェル３０６に対して接地電圧０　［Ｖ］を基板（ウェ
ル）バイアス電圧として印加するための基板コンタクト
層である。また、３１９は入力端子、３２１は出力用の
ＡＩ配線を示している。

また、第９図Ｄ１及びＤ２は、それぞれインバータ・セ
ルの他の例のレイアウト図及び等価回路図である０図中
、４０１はｎ−ウェル、４０２．４０３．４０４はｐ＋
拡散層、４０５はｎ“拡散層、４０６はｐ−ウェル、４
０７．４０８．４０９はｎゝ拡散層、４１０はｐ＋拡散
層、４１１．４１２はゲート電極、４１３は電源線、４
１４は接地線である。ここに、ゲート電極４１１とｐ＋
拡散層４０２．４０３とでｐＭＯ３４１５が構成されて
いる。また、ゲート電極４１２とｐ＋拡散層４０３．４
０４とでｐＭＯｓ４１６が構成されている。なお、ｎ＋
拡散層４０５は、ｎ−ウェル４０１に対して電源電圧Ｖ
ｃＣ１例えば、５［■］を基板（ウェル）バイアス電圧
として印加するための基板コンタクト層である。また、
ゲート電極４１１とｎ＋拡散層４０７．４０８とでｎＭ
ｏ　５４１７が構成されているやまた、ゲート電極４１
２とｎ＋拡散層４０８．４０９とでｎＭＯ８４１８が構
成されている。なお、ｐ１拡散層４１０はｐ−ウェル４
０６に対して接地電圧０［■］を基板（ウェル）バイア
ス電圧として印加するための基板コンタクト層である。

また、４１９は入力端子、４２１は出力用のＡ１配線で
ある。

第１０図は、第８図例の論理回路を構成するために、第
９図従来例の２人力ＮＡＮＤセル１００．２人力ＮＯＲ
セル２００、インバータ・セル３００．４００を配列し
た場合のレイアウト図を示す。

ここに、２人力ＮＡＮＤセル１００は、２人力ＮＡＮＤ
回路１０．１１．１２．１３に使用され、２人力Ｎ０Ｒ
−１＝ル２００は２人力Ｎ０ＲＩ回路１４に使用され、
インバータ・セル３００はインバータ１５．１６．１７
に使用され、インバータ・セル４００はインバータ１８
．１９に使用されている。なお、製造時には、ｎ−ウェ
ル１０１．２０１．３０１．４０１及びｐ−ウェル１０
６．２０６．３０６．４０６はそれぞれ連続したウェル
として形成される。

ここに、例えば、２人力ＮＡＮＤセル１００．２人力Ｎ
ＯＲセル２００、インバータ・セル３００．４００等、
従来のスタンダード・セルにおいては、基板（ｎ−ウェ
ル１０１．２０１．３０１．４０１、ｐ−ウェル１０６
．２０６．３０６．４０６）に基板（ウェル）バイアス
電圧を印加するための基板コンタクト層（ｎ＋拡散層１
０５．２０５．３０５．４０５、ｐ＋拡散層１１０．２
１０．３１０．４１０）を設けているので、基板コンタ
クト層の間隔を一切考慮せずに、スタンダード・セルを
配置することができるという利点を有している。

［発明が解決しようとする課題］ しかしながら、かかる従来のスタンダード・セルは、す
べてその領域内に基板コンタクト層を設けている分、セ
ル面積が大きくなり、これがＬＳＩにおける高集積化を
阻害していた。ここに、従来のスタンダード・セル、例
えば、２人力ＮＡＮＤセル１００．２人力ＮＯＲセル２
００及びインバータ・セル４００は、実際のチップでは
、高さ３５μｍ、幅１２μｍで形成され、インバータ・
セル３００は、高さ３５μｍ、幅９μｍで形成される。

他方、基板コンタクト層の間隔は４０μｍあれば足りる
。したがって、基板コンタクト層は、必ずしも、各スタ
ンダード・セルごとに設ける必要はないといえる。

本発明は、かかる点に鑑み、ＬＳＩの高集積化を図るこ
とができるようにしたスタンダード・セル方式のレイア
ウト方法を提供することを目的とする。

［課題を解決するための手段］ 本発明によるスタンダード・セル方式のレイアウト方法
は、少なくとも、セル列の一部を、基板にバイアス電圧
を印加するための基板コンタクト層を設けていない論理
セルと、基板にバイアス電圧を印加するための基板コン
タクト層を設けてなる基板コンタクト専用セルとを使用
してレイアウトする、というものである。

［作用］ 本発明によれば、所望の間隔で基板コンタクト専用セル
を配置することができるので、必要な間隔（回路の電気
的特性を満足させ得る間隔）で基板コンタクト専用セル
を配置することにより、過剰、余分な基板コンタクト層
を設けることを回避することができる。

［実施例］ 以下、まず、第１図ないし第３図を参照して、本発明に
よるスタンダード・セル方式のレイアウト方法の一実施
例につき、従来例と同様、第８図例の論理回路をレイア
ウトする場合を例にして説明する。なお、このレイアウ
トは、計算機処理によるＣＡＤで行われるものである。

本実施例においては、スタンダード・セルとして、第１
図Ａ〜Ｅにそれぞれそのレイアウト図を示すような２人
力ＮＡＮＤセル５００．２人力ＮＯＲセル６００、イン
バータ・セルフ００．８００、基板コンタクト専用セル
９００が用意され、これらセルの情報が計算機のセル・
ライブラリに予め登録される。なお、基板コンタクト専
用セル９００はＣＡＤの処理上は論理セルと同様に扱わ
れる。

ここに、第１図Ａ〜Ｃに示す２人力ＮＡＮＤセル５００
．２人力ＮＯＲセル６００、インバータ・セルフ００は
、基板コンタクト層を設けていない点を除き、それぞれ
第９図例の２人力ＮＡＮＤセル１００．２人力ＮＯＲセ
ル２００、インバータ・セル３００と同様に構成されて
いる。そこで、第１図Ａ〜Ｃにおいて、第９図Ａ１〜Ｃ
２に対応する部分には同一符号を付し、その重複説明は
省略する。

また、第１図りに示すインバータ・セル８００は、ｐ−
ウェル４０６に接地電圧０　［Ｖ］を印加するためのｐ
＋拡散層８１０をｎＭＯ３４１７及び４１８の形成幅と
同一幅で形成されており、その他については、第９図Ｄ
Ｉに示すインバータ・セル４００と時間−に構成されて
いる。そこで、この第１図りにおいても、第９図り、、
Ｄ２と対応する部分には同一符号を付し、その重複説明
は省略する。

また、第１図Ｅに示す基板コンタクト専用セル９００は
、基板（ｎ−ウェル１０１．２０１．３０１．４０１、
ｐ−ウェル１０６．２０６．３０６．４０６）に基板（
ウェル）バイアス電圧を印加するためのものであって、
図中、９０１はｎ−ウェル、９０５はｎ＋拡散層、９０
６はｐウェル、９１０はｐ＋拡散層、９１３は電源線、
９１４は接地線である。なお、第２図は、この基板コン
タクト専用セル９００をチップに形成した場合の断面図
（第１図Ｅのｎ−ｎ’線断面図）を示しており、図中、
９２２は基板、９２３．９２４はＳｉＯ□層である。

ここに、第３図は、第８図例の論理回路を構成するため
に、第１図例の２人力ＮＡＮＤセル５００．２人力ＮＯ
Ｒセル６００、インバータ・セルフ００．８００及び基
板コンタクト専用セル９００を配列した場合のレイアウ
ト図を示している。

この例では、２人力ＮＡＮＤセル５００は、２人力ＮＡ
ＮＤ回路１０．１１．１２．１３に使用され、２人力Ｎ
ＯＲセル６００は２人力ＮＯＲ回路１４に使用され、イ
ンバータ・セルフ００はインバータ１５．１６．１７に
使用され、インバータ・セル８００はインバータ１８．
１９に使用されている。なお、製造時には、ｎ−ウェル
１０１．２０１．３０１．４０１．９０１及びｐ−ウェ
ル１０６．２０６．３０６．４０６．９０６はそれぞれ
連続するウェルとして形成される。したがって、ｎ−ウ
ェル１０１．２０１．３０１．４０１には、基板コンタ
クト専用セル９００のｎ＋拡散層９０５を介して電源電
圧、例えば、５　［Ｖ］が基板（ウェル）バイアス電圧
として印加されるとともに、ｐ−ウェル１０６．２０６
．３０６．４０６には、それぞれ基板コンタクト専用セ
ル９００及びインバータ・セル８００のｐ＋拡散層８１
０を介して接地電圧０［ｖ］が印加され、２人力ＮＡＮ
Ｄセル５００．２人力ＮＯＲセル６００、インバータ７
００．８００の電気的特性が保証される。

かかる本実施例のレイアウト方法においては、２人力Ｎ
ＡＮＤセル５００．２人力ＮＯＲセル６００、インバー
タ７００には、基板コンタクト層を設けず、また、イン
バータ・セル８００には、基板コンタクト層をなすｐ１
１拡散８１０を設けるようにしているが、このｐ＋拡散
層８１０は０ＭＯ８４１７及び４１８の形成幅と同一幅
で形成されており、更に、これら論理セルとは別に基板
コンタクト専用セル９００を用意しているので、例えば
、第８図例の論理回路を構成する場合には、例えば、４
個の論理セルを挟むように３個の基板コンタクト専用セ
ル９００を配置すれば足り、第１０図例のように各スタ
ンダード・セルごとに基板コンタクト層を設ける必要が
ない、即ち、第３図と第１０図との図面上の対比からも
明らかなように、第１０図例よりも狭い面積で第８図例
の論理回路を構成することができる。したがって、本実
施例のレイアウト方法によれば、ＬＳＩの高集積化を図
ることができる。

なお、上述の実施例においては、インバータ・セル８０
０に基板コンタクト層をなすｐ”拡散層８１０を設けた
場合につき述べたが、本実施例においては、このｐゝ拡
散層８１０は、必ずしも必要なものではない。即ち、基
板コンタクト専用セル９００のみを配置するだけで、ｎ
−ウェル１０１．２０１．３０１．４０１及びｐ−ウェ
ル１０６．２０６．３０６．４０６に対して、それぞれ
充分な基板（ウェル）バイアス電圧を印加することがで
きるからである。もつとも、基板コンタクト層を談けて
もレイアウト上、問題のないものについては、そのセル
領域内に基板コンタクト層を形成しておくことがレイア
ウト上、効率が良い場合もある。

また、スタンダード・セルによって構成しようとする論
理回路によっては、スタンダード・セル列にスタンダー
ド・セルの欠ける部分（隙間）が発生してしまう場合が
ある。しかしながら、スタンダード・セル列に隙間があ
ると、電源線、接地線、ウェルが不連続になってしまい
回路構成上、妥当でない。そこで、第４図、第５図にそ
の例を示すように、程々の幅の基板コンタクト専用セル
を用意し、これらをスタンダード・セル間の隙間の幅に
応じて使い分けることによって、スタンダード・セルが
不連続になることを回避し、電源線、接地線及びウェル
の連続性を確保することができる。なお、第４図におい
て、１００１はｎ−ウェル、１００５はｎ２拡散層、１
００６はｐ−ウェル、１０１０はｐ＋拡散層、１０１３
は電源線、１０１４は接地線であり、また、第５図にお
いて、１１０１はｎ−ウェル、１１０５はｎ１拡散層、
１１０６はｐ−ウェル、１１１０はｐ＋拡散層、１１１
３は電源線、１１１４は接地線である。

［発明の効果］ 以上のように、本発明によれば、基板にバイアス電圧を
印加するための基板コンタクト層を設けていない論理セ
ルと、基板にバイアス電圧を印加するための基板コンタ
クト層を設けてなる基板コンタクト専用セルとを使用し
てレイアウトするという方法を採用したことにより、所
望の間隔で基板コンタクト専用セルを配置することがで
きるので、必要な間隔（回路の電気的特性を満足させ得
る間隔）で基板コンタクト専用セルを配置することによ
って、過剰、余分な基板コンタクト層を設けることを回
避し、その分、論理セルを余分に配置することができ、
ＬＳＩの高集積化を図ることができる。

【図面の簡単な説明】

第１図は本発明によるスタンダード・セル方式のレイア
ウト方法の一実施例で使用するスタンダード・セルのレ
イアウト図であって、第１図Ａは２人力ＮＡＮＤセル、
第１図Ｂは２人力ＮＯＲセル、第１図Ｃはインバータ・
セルの一例、第１図りはインバータ・セルの他の例、第
１図Ｅは基板コンタクト専用セル、 第２図は第１図Ｅに示す基板コンタクト専用セルをチッ
プに形成した場合の断面図（第１図Ｅのｎ−ｎ’線断面
図）、 第３図は第８図例の論理回路を構成するために第１図例
のスタンダード・セルを配列した場合のレイアウト図、 第４図は基板コンタクト専用セルの他の例を示すレイア
ウト図、 第５図は基板コンタクト専用セルの更に他の例を示すレ
イアウト図、 第６図はスタンダード・セルを使用して構成されたＬＳ
Ｉチップの一例を示すレイアウト図、第７図は第６図例
のＬＳＩチップを構成する制御ユニットを示す概念図、 第８図はレイアウトしようとする論理回路を示す回路図
、 第９図は従来のスタンダード・セル方式のレイアウト方
法において使用されているスタンダード・セルの例を示
し、 第９図Ａ１及びＡ２はそれぞれ２人力ＮＡＮＤ回路セル
のレイアウト図及び等価回路図、第９図Ｂ１及びＢ２は
それぞれ２人力ＮＯＲ回路セルのレイアウト図及び等価
回路図、第９図０１及びＣ２はそれぞれインバータ・セ
ルの一例のレイアウト図及び等価回路図、第９図Ｄ！及
びＢ２はそれぞれインバータ・セルの他の例のレイアウ
ト図及び等価回路図、第１０図は第８図例の論理回路を
構成するために第９図従来例のスタンダード・セルを配
列した場合のレイアウト図である。 １００．５００・・・２人力ＮＡＮＤセル２００．６０
０・・・２人力ＮＯＲセル３００．７００・・・インバ
ータ・セル４００．８００・・・インバータ・セル９０
０・・・基板コンタクト専用セル （Ｄ）インバータ セル （Ｅ）基板コンタクト専用セル ００ ００ 本発明の一実施例で使用するスタンダードセル 第１図 １０ 第２図 基板コンタクト専用セルの 他の例 第４図 基板コンタクト専用セルの 更に他の例 第５図 スタンダード・セルを使用して 構成されたＬＳＩチップの一例 第６図 第６図例のＬＳＩチップを精成する 制御ユニットを示す概念図 第７図 レイアウトしようとする論理回路を 示す回路図 第８図 １】４ 従来のスタンダード セル方式のし ・イアウド方法において使用されているスタンダードセ
ルの例 第９図 ３０６ｐ−ウェル 従来のスタンダード セル方式σ ）レイアウト方法において使用されているスタンダード
第９図 セルの例

Claims (1)

【特許請求の範囲】
1. 　少なくとも、セル列の一部を、基板にバイアス電圧を
   印加するための基板コンタクト層を設けていない論理セ
   ルと、基板にバイアス電圧を印加するための基板コンタ
   クト層を設けてなる基板コンタクト専用セルとを使用し
   てレイアウトすることを特徴とするスタンダード・セル
   方式のレイアウト方法。