JPH03209771A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03209771A JPH03209771A JP2004183A JP418390A JPH03209771A JP H03209771 A JPH03209771 A JP H03209771A JP 2004183 A JP2004183 A JP 2004183A JP 418390 A JP418390 A JP 418390A JP H03209771 A JPH03209771 A JP H03209771A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- type
- point metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳ型電界効果トランジスタの構造に関す
る。
る。
従来のＭＯＳ型電界効果トランジスタにおける埋め込み
コンタクトの構造は、ゲート電極と同一の構造を持つ配
線が、ソース、あるいは、ドレインの部分のシリコン基
板に直接接触し、ソース電極、あるいはドレイン電極の
少なくとも一方の電極を形成するものであつた〇 〔発明が解決しようとする課題〕 しかし、前述の従来技術では、可導イオンによる閾値電
圧の不安定性を少なくするために、一般的に、燐を含ん
だ多結晶シリコン膜を、あるいは、燐を含んだ多結晶シ
リコンと高融点金属の積層膜（ポリサリイド構造）をゲ
ート電極、ソース電極、あるいはドレイン電極に用いて
いるため、Ｎ形量Ｏ５型電界効果トランジスタのみにし
か埋め込みコンタクトの構造を使用できないという問題
点を有していた。
コンタクトの構造は、ゲート電極と同一の構造を持つ配
線が、ソース、あるいは、ドレインの部分のシリコン基
板に直接接触し、ソース電極、あるいはドレイン電極の
少なくとも一方の電極を形成するものであつた〇 〔発明が解決しようとする課題〕 しかし、前述の従来技術では、可導イオンによる閾値電
圧の不安定性を少なくするために、一般的に、燐を含ん
だ多結晶シリコン膜を、あるいは、燐を含んだ多結晶シ
リコンと高融点金属の積層膜（ポリサリイド構造）をゲ
ート電極、ソース電極、あるいはドレイン電極に用いて
いるため、Ｎ形量Ｏ５型電界効果トランジスタのみにし
か埋め込みコンタクトの構造を使用できないという問題
点を有していた。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、燐を含んだ多結晶シリコンと高
融点金属の積層膜（ポリサリイド構造）をゲート電極に
用いながら、Ｎ形、及び、Ｐ形ＭＯ３型電界効果トラン
ジスタに、埋め込みコンタクトが可能な半導体装置を提
供するところにある。
の目的とするところは、燐を含んだ多結晶シリコンと高
融点金属の積層膜（ポリサリイド構造）をゲート電極に
用いながら、Ｎ形、及び、Ｐ形ＭＯ３型電界効果トラン
ジスタに、埋め込みコンタクトが可能な半導体装置を提
供するところにある。
本発明の半導体装置は、活性領域上および周囲のゲート
電極が、シリコンを主成分とする膜と、高融点金属ある
いは高融点金属化合物膜からなり、不活性領域上の配線
が前記高融点金属あるいは高融点金属化合物膜からなり
、ソース電極あるいはドレイン電極の少なくとも一方の
電極が、シリコン基板に接触した前記高融点金属あるい
は高融点金属化合物膜からなることを特徴とする。
電極が、シリコンを主成分とする膜と、高融点金属ある
いは高融点金属化合物膜からなり、不活性領域上の配線
が前記高融点金属あるいは高融点金属化合物膜からなり
、ソース電極あるいはドレイン電極の少なくとも一方の
電極が、シリコン基板に接触した前記高融点金属あるい
は高融点金属化合物膜からなることを特徴とする。
第１図は、本発明の実施例における半導体装置の断面図
を示す。１０１は、Ｎ形シリコン基板、１０２は、シリ
コン酸化膜、１０３は、ゲート酸化膜、１０４はＮ型多
結晶シリコン膜、１０５は硅化モリブデン膜、１０６は
、Ｐ形波散層、１０７は、層間絶縁膜、１０８は、アル
ミニウム配線膜である。本実施例のように、ゲート電極
を燐を含んだＮ形多結晶シリコン膜と硅化モリブデン膜
で形成することによって、可導イオンによる閾値電圧の
不安定性を少なくなり、ソース、あるいは、ドレイン電
極は、硅化モリブデン膜によって、直接、シリコン基板
に接触し、ゲート電極、及び、埋め込みコンタクト領域
の電極形成後に、ソースおよびドレイン拡散を行うこと
によって、同一タイプの不純物が硅化モリブデン膜、及
びその直下のシリコン基板、及びそれに隣接するシリコ
ン基板に拡散されるために、Ｎ形はもちろんのことＰ形
ＭＯ８型電界効果トランシタにおいても、ソースあるい
はドレインから直接シリコン基板に接続し、自己整合的
に電極をとることが可能となる。
を示す。１０１は、Ｎ形シリコン基板、１０２は、シリ
コン酸化膜、１０３は、ゲート酸化膜、１０４はＮ型多
結晶シリコン膜、１０５は硅化モリブデン膜、１０６は
、Ｐ形波散層、１０７は、層間絶縁膜、１０８は、アル
ミニウム配線膜である。本実施例のように、ゲート電極
を燐を含んだＮ形多結晶シリコン膜と硅化モリブデン膜
で形成することによって、可導イオンによる閾値電圧の
不安定性を少なくなり、ソース、あるいは、ドレイン電
極は、硅化モリブデン膜によって、直接、シリコン基板
に接触し、ゲート電極、及び、埋め込みコンタクト領域
の電極形成後に、ソースおよびドレイン拡散を行うこと
によって、同一タイプの不純物が硅化モリブデン膜、及
びその直下のシリコン基板、及びそれに隣接するシリコ
ン基板に拡散されるために、Ｎ形はもちろんのことＰ形
ＭＯ８型電界効果トランシタにおいても、ソースあるい
はドレインから直接シリコン基板に接続し、自己整合的
に電極をとることが可能となる。
次に、本発明の製造方法について第１図および第２図を
用いて説明する。第２図は、本発明の実施例における半
導体装置の平面図を示す。２０１は、活性領域、２０２
は、ゲート電極を覆う領域、２０３はＮ型多結晶シリコ
ン膜、２０４は硅化モリブデン膜、２０５はスルーホー
ル、２０６はアルミニウム配線膜である。まず、Ｎ形シ
リコン基板１０１に、シリコン酸化膜１０２を形成し、
活性領域２０１にゲート酸化膜１０３を２０ｎｍ成長し
、その上にＣＶＤ法により多結晶シリコン膜を２００ｎ
ｍ成長し、燐の雰囲気中で多結晶シリコン膜に燐を拡散
し、Ｎ形多結晶シリコン膜及びゲート酸化膜、場所によ
っては、Ｎ形多結晶シリコン膜のみをホトエツチング法
により、ゲート電極を覆う領域２０２以外を除去する。
用いて説明する。第２図は、本発明の実施例における半
導体装置の平面図を示す。２０１は、活性領域、２０２
は、ゲート電極を覆う領域、２０３はＮ型多結晶シリコ
ン膜、２０４は硅化モリブデン膜、２０５はスルーホー
ル、２０６はアルミニウム配線膜である。まず、Ｎ形シ
リコン基板１０１に、シリコン酸化膜１０２を形成し、
活性領域２０１にゲート酸化膜１０３を２０ｎｍ成長し
、その上にＣＶＤ法により多結晶シリコン膜を２００ｎ
ｍ成長し、燐の雰囲気中で多結晶シリコン膜に燐を拡散
し、Ｎ形多結晶シリコン膜及びゲート酸化膜、場所によ
っては、Ｎ形多結晶シリコン膜のみをホトエツチング法
により、ゲート電極を覆う領域２０２以外を除去する。
次に、その上に、硅化モリブデン膜を２００ｎｍスパッ
ター法により蒸着し、ホトエツチング法により、配線領
域以外の硅化モリブデン膜あるいは、硅化モリブデン膜
とＮ形多結晶シリコン膜を除去し、第１図および第２図
に示すＮ型多結晶シリコン膜１０４．２０３、と硅化モ
リブデン膜１０５．２０４を形成する。
ター法により蒸着し、ホトエツチング法により、配線領
域以外の硅化モリブデン膜あるいは、硅化モリブデン膜
とＮ形多結晶シリコン膜を除去し、第１図および第２図
に示すＮ型多結晶シリコン膜１０４．２０３、と硅化モ
リブデン膜１０５．２０４を形成する。
最後に、Ｎ型多結晶シリコン膜１０４．２０３、と硅化
モリブデン膜１０５．２０４をマスクにして、硼素を２
Ｘ １０ ”ａｍ−２イオン打ち込みし、Ｐ形波散層
１０６を形成した後、ＣＶＤ法により、酸化シリコン膜
を６００ｎｍ成長し、層間絶縁膜１０７を形成し、１０
００℃２０分アニールを行い、スルーホール２０５を層
間絶縁膜１０７に開け、アルミニウムを１１０００ｎス
パツタ法により蒸着し、所望のパターンにホトエツチン
グ法により加工し、アルミニウム配線膜１０８．２０６
を形成する。
モリブデン膜１０５．２０４をマスクにして、硼素を２
Ｘ １０ ”ａｍ−２イオン打ち込みし、Ｐ形波散層
１０６を形成した後、ＣＶＤ法により、酸化シリコン膜
を６００ｎｍ成長し、層間絶縁膜１０７を形成し、１０
００℃２０分アニールを行い、スルーホール２０５を層
間絶縁膜１０７に開け、アルミニウムを１１０００ｎス
パツタ法により蒸着し、所望のパターンにホトエツチン
グ法により加工し、アルミニウム配線膜１０８．２０６
を形成する。
以上の工程を経て、本発明の半導体装置が完成する。
上記実施例では、Ｐ形ＭＯＳ型電界効果トランジスタに
ついて説明したが、Ｎ形ＭＯ８型電界効果トランジスタ
においても、ソース、ドレイン形成のためのイオン打ち
込み不純物タイプが異なるだけで、同様に実施でき、又
、相補形ＭＯ８型電界効果トランジスタにも実施できる
。さらには、配線金属として、硅化モリブデン膜を用い
て説明したが、硅化タングステン膜、硅化チタニウム膜
などの高融点金属化合物や、モリブデン膜、タングステ
ン膜などの高融点金属でも同等の効果が得られる。本発
明の趣旨を逸脱しない範囲において、種々変更可能な事
は言うまでもない。
ついて説明したが、Ｎ形ＭＯ８型電界効果トランジスタ
においても、ソース、ドレイン形成のためのイオン打ち
込み不純物タイプが異なるだけで、同様に実施でき、又
、相補形ＭＯ８型電界効果トランジスタにも実施できる
。さらには、配線金属として、硅化モリブデン膜を用い
て説明したが、硅化タングステン膜、硅化チタニウム膜
などの高融点金属化合物や、モリブデン膜、タングステ
ン膜などの高融点金属でも同等の効果が得られる。本発
明の趣旨を逸脱しない範囲において、種々変更可能な事
は言うまでもない。
以上述べたように本発明によれば、活性領域上および周
囲のゲート電極が、シリココンを主成分とする膜と、高
融点金属あるいは高融点金属化合物膜からなり、不活性
領域上の配線が前記高融点金属あるいは高融点金属化合
物膜からなり、ソース電極あるいはドレイン電極の少な
くとも一方の電極が、シリコン基板に接触した前記高融
点金属あるいは高融点金属化合物膜からなることにより
、燐を含んだ多結晶シリコンと高融点金属の積層膜（ポ
リサリイド構造）をゲート電極に用いながら、Ｎ形、及
び、Ｐ形ＭＯ３型電界効果トランジスタにおいて、埋め
込みコンタクトが可能となり、相互配線の自由度が高く
なり、可導イオンにたいして安定な相補形ＭＯ３型電界
効果トランジスタ集積回路が、よりコンパクトできると
いう効果を有する。更に、不活性領域上の配線が高融点
金属あるいは高融点金属化合物膜のみから成るため、配
線膜厚が薄く、従って、その上に層間膜を介しである第
２の配線の被覆度がよいという効果を有する。
囲のゲート電極が、シリココンを主成分とする膜と、高
融点金属あるいは高融点金属化合物膜からなり、不活性
領域上の配線が前記高融点金属あるいは高融点金属化合
物膜からなり、ソース電極あるいはドレイン電極の少な
くとも一方の電極が、シリコン基板に接触した前記高融
点金属あるいは高融点金属化合物膜からなることにより
、燐を含んだ多結晶シリコンと高融点金属の積層膜（ポ
リサリイド構造）をゲート電極に用いながら、Ｎ形、及
び、Ｐ形ＭＯ３型電界効果トランジスタにおいて、埋め
込みコンタクトが可能となり、相互配線の自由度が高く
なり、可導イオンにたいして安定な相補形ＭＯ３型電界
効果トランジスタ集積回路が、よりコンパクトできると
いう効果を有する。更に、不活性領域上の配線が高融点
金属あるいは高融点金属化合物膜のみから成るため、配
線膜厚が薄く、従って、その上に層間膜を介しである第
２の配線の被覆度がよいという効果を有する。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図。 第２図は、本発明の半導体装置の一実施例を示す主要平
面図。 １０１ φ １０２・ １０３・ １０４ φ １０５・ ０６− ０７１１ １０訃 −・Ｎ形シリコン基板 ・・シリコン酸化膜 ・・ゲート酸化膜 ・・Ｎ型多結晶シリコン膜 ・・硅化モリブデン膜 ・・Ｐ形波散層 ・・層間絶縁膜 φφアルミニウム配線膜 ２０１ 会 ２０２中 ２０３・ ２０４・ ２０５拳 ２０６φ ・活性領域 ・ゲート電極を覆う領域 ・Ｎ型多結晶シリコン膜 ・硅化モリブデン膜 ・スルーホール φアルミニウム配線膜 以
面図。 第２図は、本発明の半導体装置の一実施例を示す主要平
面図。 １０１ φ １０２・ １０３・ １０４ φ １０５・ ０６− ０７１１ １０訃 −・Ｎ形シリコン基板 ・・シリコン酸化膜 ・・ゲート酸化膜 ・・Ｎ型多結晶シリコン膜 ・・硅化モリブデン膜 ・・Ｐ形波散層 ・・層間絶縁膜 φφアルミニウム配線膜 ２０１ 会 ２０２中 ２０３・ ２０４・ ２０５拳 ２０６φ ・活性領域 ・ゲート電極を覆う領域 ・Ｎ型多結晶シリコン膜 ・硅化モリブデン膜 ・スルーホール φアルミニウム配線膜 以
Claims (2)
- （１）ＭＯＳ型電界効果トランジスタを含む集積回路に
おいて、活性領域上および周囲のゲート電極が、シリコ
ンを主成分とする膜と、高融点金属あるいは高融点金属
化合物膜からなり、不活性領域上の配線が前記高融点金
属あるいは高融点金属化合物膜からなり、ソース電極あ
るいはドレイン電極の少なくとも一方の電極が、シリコ
ン基板に接触した前記高融点金属あるいは高融点金属化
合物膜からなることを特徴とする半導体装置。 - （２）前記シリコンを主成分とする膜は、燐を含んでい
る多結晶シリコン膜であることを特徴とする請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004183A JPH03209771A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004183A JPH03209771A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209771A true JPH03209771A (ja) | 1991-09-12 |
Family
ID=11577590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004183A Pending JPH03209771A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209771A (ja) |
-
1990
- 1990-01-11 JP JP2004183A patent/JPH03209771A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| JP3688734B2 (ja) | 集積回路の一部を製造する方法及びその構成体 | |
| JPH0523055B2 (ja) | ||
| JPH0564456B2 (ja) | ||
| EP0151476B1 (en) | A read only memory and a method of manufacturing the same | |
| JPH11340437A (ja) | 半導体装置およびその製造方法 | |
| JPS592186B2 (ja) | 相補型ｍｏｓ装置 | |
| US4924281A (en) | Gate structure for a MOS FET | |
| KR100214855B1 (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| JPH03141645A (ja) | ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子 | |
| US5834811A (en) | Salicide process for FETs | |
| JPS6242391B2 (ja) | ||
| JP2746959B2 (ja) | 半導体装置の製造方法 | |
| JPH065696B2 (ja) | 半導体装置の製造方法 | |
| JP3049255B2 (ja) | Ｃｍｉｓ半導体装置の製造方法 | |
| JPH03209772A (ja) | 半導体装置 | |
| JP2914052B2 (ja) | 半導体装置及びその製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2638685B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 |