JPH03209772A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03209772A JPH03209772A JP2004185A JP418590A JPH03209772A JP H03209772 A JPH03209772 A JP H03209772A JP 2004185 A JP2004185 A JP 2004185A JP 418590 A JP418590 A JP 418590A JP H03209772 A JPH03209772 A JP H03209772A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- melting point
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、ＭＯＳ型電界効果トランジスタの構造に関す
る。
る。
［従来の技術１
従来のＭＯＳ型電界効果トランジスタにおける埋め込み
コンタクトの構造は、ゲート電極と同一の構造を持つ配
線が、ソース、あるいは、ドレインの部分のシリコン基
板に直接接触し、ソース電極、あるいはドレイン電極の
少なくとも一方の電極を形成するものであった。
コンタクトの構造は、ゲート電極と同一の構造を持つ配
線が、ソース、あるいは、ドレインの部分のシリコン基
板に直接接触し、ソース電極、あるいはドレイン電極の
少なくとも一方の電極を形成するものであった。
〔発明が解決しようとする課ｌ１ｌ）
しかし、前述の従来技術では、可導イオンによる閾値電
圧の不安定性を少なくするために、一般的に、燐を含ん
だ多結晶シリコン膿を、あるいは、燐を含んだ多結晶シ
リコンと高融点金属の積層膜（ポリサリイド構造）をゲ
ート電極、ソース電極、あるいはドレイン電極に用いて
いるため、Ｎ形ＭＯＳ型電界効果トランジスタのみにし
か埋め込みコンタクトの構造を使用できないという問題
点を有していた。
圧の不安定性を少なくするために、一般的に、燐を含ん
だ多結晶シリコン膿を、あるいは、燐を含んだ多結晶シ
リコンと高融点金属の積層膜（ポリサリイド構造）をゲ
ート電極、ソース電極、あるいはドレイン電極に用いて
いるため、Ｎ形ＭＯＳ型電界効果トランジスタのみにし
か埋め込みコンタクトの構造を使用できないという問題
点を有していた。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、燐を含んだ多結晶シリコンと高
融点金属の積層Ｍｌ （ポリサリイド構造）をゲート電
極に用いながら、Ｎ形、及び、Ｐ形ＭＯ３型電界効果ト
ランジスタに、埋め込みコンタクトが可能な半導体装置
を提供するところにある。
の目的とするところは、燐を含んだ多結晶シリコンと高
融点金属の積層Ｍｌ （ポリサリイド構造）をゲート電
極に用いながら、Ｎ形、及び、Ｐ形ＭＯ３型電界効果ト
ランジスタに、埋め込みコンタクトが可能な半導体装置
を提供するところにある。
［課題を解決するための手段１
本発明の半導体装置は、ゲート電極が、シリコンを主成
分とする膜と、高融点金属あるいは高融点金属化合物膜
からなり、ソース電極、あるいはドレイン電極の少なく
とも一方の電極が、少なくとも埋め込みコンタクト領域
のみ、前記高融点金属あるいは高融点金属化合物膜かも
なることを特徴とする。
分とする膜と、高融点金属あるいは高融点金属化合物膜
からなり、ソース電極、あるいはドレイン電極の少なく
とも一方の電極が、少なくとも埋め込みコンタクト領域
のみ、前記高融点金属あるいは高融点金属化合物膜かも
なることを特徴とする。
［実 施 例１
第１図は、本発明の実施例における半導体装置の断面図
を示す、１０１は、Ｎ形シリコン基扱、１０２は、シリ
コン酸化膜、１０３は、ゲート酸化膜、１０４はＮ型番
結晶シリコン膿、１０５は、硅化モリブデン膿、１０６
は、Ｐ形波散層。
を示す、１０１は、Ｎ形シリコン基扱、１０２は、シリ
コン酸化膜、１０３は、ゲート酸化膜、１０４はＮ型番
結晶シリコン膿、１０５は、硅化モリブデン膿、１０６
は、Ｐ形波散層。
１０７は、眉間絶縁膜、１０８は、アルミニウム配線膜
である０本実施例のように、ゲート電極を燐を含んだＮ
形多結晶シリコン膿と硅化モリブデン膿で形成すること
によって、可導イオンによる閾値電圧の不安定性を少な
（なり、ソース、あるいは、ドレイン電極は、硅化モリ
ブデン膿によって、直接、シリコン基板に接触し、ゲー
ト電極、及び、埋め込みコンタクト領域の電極形成後に
、ソースおよびドレイン拡散を、行うことによって、同
一タイプの不純物が硅化モリブデン膿、及びその直下の
シリコン基板、及びそれに隣接するシリコン基板に拡散
されるために、Ｎ形はもちろんのことＰ形ＭＯ３型電界
効果トランジスタにおいても、ソースあるいはドレイン
から直接シリコン基板に接続し、自己整合的に電極をと
ることが可能となる。
である０本実施例のように、ゲート電極を燐を含んだＮ
形多結晶シリコン膿と硅化モリブデン膿で形成すること
によって、可導イオンによる閾値電圧の不安定性を少な
（なり、ソース、あるいは、ドレイン電極は、硅化モリ
ブデン膿によって、直接、シリコン基板に接触し、ゲー
ト電極、及び、埋め込みコンタクト領域の電極形成後に
、ソースおよびドレイン拡散を、行うことによって、同
一タイプの不純物が硅化モリブデン膿、及びその直下の
シリコン基板、及びそれに隣接するシリコン基板に拡散
されるために、Ｎ形はもちろんのことＰ形ＭＯ３型電界
効果トランジスタにおいても、ソースあるいはドレイン
から直接シリコン基板に接続し、自己整合的に電極をと
ることが可能となる。
次に、本発明の製造方法について第１図および第２図を
用いて説明する。第２図は、本発明の実施例における半
導体装置の平面図を示す。２０１は、活性領域、２０２
は、埋め込みコンタクト領域、２０３はＮ型番結晶シリ
コン膿、２０４は硅化モリブデン膿、２０５はスルーホ
ール、２０６はアルミニウム配線膜である。まず、Ｎ形
シリコン基板ｌｏｔに、シリコン酸化ｌ１１１０２を形
成し、活性領域２０１にゲート酸化１ｉ１１０３を２０
ｎｍ成長し、その上にＣＶＤ法により多結晶シリコン膿
を２００ｎｍ成長し、燐の雰囲気中で多結晶シリコン膿
に燐を拡散し、Ｎ形多結晶シリコン膿及びゲート酸化膜
をホトエツチング法により。
用いて説明する。第２図は、本発明の実施例における半
導体装置の平面図を示す。２０１は、活性領域、２０２
は、埋め込みコンタクト領域、２０３はＮ型番結晶シリ
コン膿、２０４は硅化モリブデン膿、２０５はスルーホ
ール、２０６はアルミニウム配線膜である。まず、Ｎ形
シリコン基板ｌｏｔに、シリコン酸化ｌ１１１０２を形
成し、活性領域２０１にゲート酸化１ｉ１１０３を２０
ｎｍ成長し、その上にＣＶＤ法により多結晶シリコン膿
を２００ｎｍ成長し、燐の雰囲気中で多結晶シリコン膿
に燐を拡散し、Ｎ形多結晶シリコン膿及びゲート酸化膜
をホトエツチング法により。
埋め込みコンタクト領域２０２のみ除去する。
次に、その上に、硅化モリブデン膿を２００ｎｍスパッ
ター法により蒸着し、ホトエツチング法により、配線領
域以外の硅化モリブデン膿あるいは、硅化モリブデン膿
とＮ形多結晶シリコン膿を除去し、第１図および第２図
に示すＮ型番結晶ジノコン膿１０４，２０３、と硅化モ
リブデン膿１０５．２０４を形成する。
ター法により蒸着し、ホトエツチング法により、配線領
域以外の硅化モリブデン膿あるいは、硅化モリブデン膿
とＮ形多結晶シリコン膿を除去し、第１図および第２図
に示すＮ型番結晶ジノコン膿１０４，２０３、と硅化モ
リブデン膿１０５．２０４を形成する。
最後に、Ｎ型多結晶シリコン１１１１０４．２０３、と
硅化モリブデン膿１０５．２０４をマスクにして、硼素
を２ｘｌＯ”ａｍ″″イオン打ち込みし、Ｐ形波散層１
０６を形成した後、ＣＶＤ法により、酸化シリコン膿を
６００ｎｍ成長し、眉間絶縁Ｍｉｌ ０７を形成し、１
０００℃２０分アニルな行い、スルーホール２０５を層
間絶縁膜１０７に開け、アルミニウムを１０００ｎｍス
パッタ法により蒸着し、所望のパターンにホトエツチン
グ法により加工し、アルミニウム配線膜１０Ｂ、２０６
を形成する。
硅化モリブデン膿１０５．２０４をマスクにして、硼素
を２ｘｌＯ”ａｍ″″イオン打ち込みし、Ｐ形波散層１
０６を形成した後、ＣＶＤ法により、酸化シリコン膿を
６００ｎｍ成長し、眉間絶縁Ｍｉｌ ０７を形成し、１
０００℃２０分アニルな行い、スルーホール２０５を層
間絶縁膜１０７に開け、アルミニウムを１０００ｎｍス
パッタ法により蒸着し、所望のパターンにホトエツチン
グ法により加工し、アルミニウム配線膜１０Ｂ、２０６
を形成する。
以上の工程を経て、本発明の半導体装置が完成する。
上記実施例では、Ｐ形ＭＯＳ型電界効果トランジスタに
ついて説明したが、Ｎ形ＭＯ５型電界効果トランジスタ
においても、ソース、ドレイン形成のためのイオン打ち
込み不純物タイプが異なるだけで、同様に実施でき、又
、相補形ＭＯ３型電界効果トランジスタにも実施できる
。さらには、配線金属として、硅化モリブデン膿を用い
て説明したが、硅化タングステン膿、硅化チタニウム膿
などの高融点金属化合物や、モリブデン膿、タングステ
ン膿などの高融点金属でも同等の効果が得られる０本発
明の趣旨を逸脱しない範囲において、種々変更可能な事
は言うまでもない。
ついて説明したが、Ｎ形ＭＯ５型電界効果トランジスタ
においても、ソース、ドレイン形成のためのイオン打ち
込み不純物タイプが異なるだけで、同様に実施でき、又
、相補形ＭＯ３型電界効果トランジスタにも実施できる
。さらには、配線金属として、硅化モリブデン膿を用い
て説明したが、硅化タングステン膿、硅化チタニウム膿
などの高融点金属化合物や、モリブデン膿、タングステ
ン膿などの高融点金属でも同等の効果が得られる０本発
明の趣旨を逸脱しない範囲において、種々変更可能な事
は言うまでもない。
［発明の効果１
以上述べたように本発明によれば、ゲート電極が、シリ
コンを主成分とする膜と、高融点金属あるいは高融点金
属化合物膜からなり、ソース電極、あるいはドレイン電
極の少なくとも一方の電極が、少なくとも埋め込みコン
タクト領域のみ、前記高融点金属あるいは高融点金属化
合物膜からなることにより、燐を含んだ多結晶シリコン
と高融点金属の積層Ｉｌｌ （ポリサリイド構造）をゲ
ート電極に用いながら、Ｎ形、及び、Ｐ形ＭＯＳ型電界
効果トランジスタにおいて、埋め込みコンタクトが可能
となり、相互配線の自由度が高くなり。
コンを主成分とする膜と、高融点金属あるいは高融点金
属化合物膜からなり、ソース電極、あるいはドレイン電
極の少なくとも一方の電極が、少なくとも埋め込みコン
タクト領域のみ、前記高融点金属あるいは高融点金属化
合物膜からなることにより、燐を含んだ多結晶シリコン
と高融点金属の積層Ｉｌｌ （ポリサリイド構造）をゲ
ート電極に用いながら、Ｎ形、及び、Ｐ形ＭＯＳ型電界
効果トランジスタにおいて、埋め込みコンタクトが可能
となり、相互配線の自由度が高くなり。
回連イオンにたいして安定な相補形ＭＯ３型電界効果ト
ランジスタ集積回路が、よりコンパクトできるという効
果を有する。
ランジスタ集積回路が、よりコンパクトできるという効
果を有する。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図。 第２図は、本発明の半導体装置の一実施例を示す主要平
面図。 ０１ ０２ ０３ ０４ ０５ ０６ ０７ ０８ ０１ ０２ ０３ ０４ ０５ ０６ ・Ｎ形シリコン基叛 ・シリコン酸化膜 ・ゲート酸化膜 ・Ｎ型番結晶シリコン膿 ・硅化モリブデン膿 ・Ｐ形波散層 ・層間絶縁膜 ・アルミニウム配線膜 ・活性領域 ・埋め込みコンタクト領域 ・Ｎ型番結晶シリコン膿 ・硅化モリブデン膿 ・スルーホール ・アルミニウム配線賎
面図。 第２図は、本発明の半導体装置の一実施例を示す主要平
面図。 ０１ ０２ ０３ ０４ ０５ ０６ ０７ ０８ ０１ ０２ ０３ ０４ ０５ ０６ ・Ｎ形シリコン基叛 ・シリコン酸化膜 ・ゲート酸化膜 ・Ｎ型番結晶シリコン膿 ・硅化モリブデン膿 ・Ｐ形波散層 ・層間絶縁膜 ・アルミニウム配線膜 ・活性領域 ・埋め込みコンタクト領域 ・Ｎ型番結晶シリコン膿 ・硅化モリブデン膿 ・スルーホール ・アルミニウム配線賎
Claims (2)
- （１）ゲート電極が、シリコンを主成分とする膜と、高
融点金属あるいは高融点金属化合物膜からなり、ソース
電極、あるいはドレイン電極の少なくとも一方の電極が
、少なくとも埋め込みコンタクト領域のみ、前記高融点
金属あるいは高融点金属化合物膜からなるＭＯＳ型電界
効果トランジスタを含むことを特徴とする半導体装置。 - （２）前記シリコンを主成分とする膜は、燐を含んでい
る多結晶シリコン膜であることを特徴とする請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004185A JPH03209772A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004185A JPH03209772A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209772A true JPH03209772A (ja) | 1991-09-12 |
Family
ID=11577649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004185A Pending JPH03209772A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209772A (ja) |
-
1990
- 1990-01-11 JP JP2004185A patent/JPH03209772A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523055B2 (ja) | ||
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| JPH0348457A (ja) | 半導体装置およびその製造方法 | |
| JPS60235474A (ja) | 高密度集積ｍｏｓｆｅｔの製造方法 | |
| JPS5816337B2 (ja) | 半導体装置の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH03209772A (ja) | 半導体装置 | |
| JPS6138858B2 (ja) | ||
| JPS6156461A (ja) | 絶縁層上のｍｉｓ型電界効果トランジスタ及びその製造方法 | |
| JPH0346980B2 (ja) | ||
| JPH065696B2 (ja) | 半導体装置の製造方法 | |
| JP2914052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03209771A (ja) | 半導体装置 | |
| JPH0227769A (ja) | 半導体装置 | |
| JP2638685B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JPH03209773A (ja) | 半導体装置 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH0466108B2 (ja) | ||
| JPS639658B2 (ja) | ||
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JP2971083B2 (ja) | 半導体装置 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 |