JPH0321036A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0321036A JPH0321036A JP1154562A JP15456289A JPH0321036A JP H0321036 A JPH0321036 A JP H0321036A JP 1154562 A JP1154562 A JP 1154562A JP 15456289 A JP15456289 A JP 15456289A JP H0321036 A JPH0321036 A JP H0321036A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bonding
- electrode
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に係り、特に半導体基板表面のアク
ティブエリア上にボンデイングパッドを形成する場合の
半導体装置に関する。
ティブエリア上にボンデイングパッドを形成する場合の
半導体装置に関する。
［従来の技術］
半導体集積回路装置（ＩＣ，ＬＳＩ）において、第２図
を参照し、半導体基板の表面にトランジスタやダイオー
ド等の能動素子の形成された領域（アクティブ領域）と
それに接続する電極や配線８が形成され、その上に層間
絶縁膜４を介して第２層以上のＡｆｌ配線が形成され、
上層のＡＱ配線の一部はワイヤボディンクパノド５とし
て延注し、あるいは接続する構造は従来周知である。
を参照し、半導体基板の表面にトランジスタやダイオー
ド等の能動素子の形成された領域（アクティブ領域）と
それに接続する電極や配線８が形成され、その上に層間
絶縁膜４を介して第２層以上のＡｆｌ配線が形成され、
上層のＡＱ配線の一部はワイヤボディンクパノド５とし
て延注し、あるいは接続する構造は従来周知である。
半導体装置が高集積化するに従い、アクティブ領域の直
上にボンデインクパッドが配設される、いわゆるＢＰＡ
構造（Ｂｏｎｄｉｎｇ Ｐａｄ ｏｎ Ａｃｔｊｖｅ
Ａｒｅａ）が多くなる傾向にある。
上にボンデインクパッドが配設される、いわゆるＢＰＡ
構造（Ｂｏｎｄｉｎｇ Ｐａｄ ｏｎ Ａｃｔｊｖｅ
Ａｒｅａ）が多くなる傾向にある。
［発明が解決しようとするｉｌｌｌ題］従来のＢＰＡ構
造に関する技術では、ワイヤボンディンク時の圧着ス１
〜レスに対し、層間絶縁膜の強度を向上させる点に考慮
が払われ、ス１−レスがアクティブ領域を直撃すること
を阻止し、下層の電極の変形を防止することにある程度
の効果を上げていた。たとえば特願昭（特願５ ５ −
１ １． ９８１７）公報にはＰＳＧを用いた層間膜
のクラック防止構造が記載されている。しかし、その場
合ストレスの伝わり方にまで配慮されていないために、
Ａｆｌ等の柔らかい配線・電極材料がボンディングパッ
ド下に突出した高さで配されている場合は、先ずそのＡ
Ｑにボンディングストレスが加わり、容易に電極変形し
易く、さらに配線が断線に至る等の問題があった。
造に関する技術では、ワイヤボンディンク時の圧着ス１
〜レスに対し、層間絶縁膜の強度を向上させる点に考慮
が払われ、ス１−レスがアクティブ領域を直撃すること
を阻止し、下層の電極の変形を防止することにある程度
の効果を上げていた。たとえば特願昭（特願５ ５ −
１ １． ９８１７）公報にはＰＳＧを用いた層間膜
のクラック防止構造が記載されている。しかし、その場
合ストレスの伝わり方にまで配慮されていないために、
Ａｆｌ等の柔らかい配線・電極材料がボンディングパッ
ド下に突出した高さで配されている場合は、先ずそのＡ
Ｑにボンディングストレスが加わり、容易に電極変形し
易く、さらに配線が断線に至る等の問題があった。
本発明はこれらの点を解決するためのもので、その目的
とするところは、ＢＰＡ構造において、ボンディングス
トレスがＡＱ配線に最初に加わることを避け、配線電極
材料の変形・断線の防止を図ることにある。
とするところは、ＢＰＡ構造において、ボンディングス
トレスがＡＱ配線に最初に加わることを避け、配線電極
材料の変形・断線の防止を図ることにある。
［課題を解決するための手段］
上記目的を達戊するために本発明は半導体基板の一生表
面に能動素子領域と金属電極・配線が形成され、その上
に絶縁膜を介してワイヤボンディングのための金属膜よ
りなるパッドが設けられた半導体装置であって、上記ワ
イヤボンディング領域直下の能動素子領域上の電極・配
線の側壁に接して上記配線よりも高くなるように充分に
厚い絶縁膜を保護壁として形成したものである。
面に能動素子領域と金属電極・配線が形成され、その上
に絶縁膜を介してワイヤボンディングのための金属膜よ
りなるパッドが設けられた半導体装置であって、上記ワ
イヤボンディング領域直下の能動素子領域上の電極・配
線の側壁に接して上記配線よりも高くなるように充分に
厚い絶縁膜を保護壁として形成したものである。
上記したボンディング領域直下の配線の側槽に接して保
護壁として形成する絶縁膜はできる眠り硬度が大きく、
しかもフラックが発生し難い材料であって半導体プロセ
スに使用されるものが望ましく、たとえば、Ｓｊ０２，
Ｓｉ３Ｎ４， Ａ Ｑ ２０．などの無機化合物が考
えられる。保護壁とＡＱ配線の高さの差は大きい方がよ
く、保護壁同士の間隔も狭い方がよいことはいうまでも
ない。
護壁として形成する絶縁膜はできる眠り硬度が大きく、
しかもフラックが発生し難い材料であって半導体プロセ
スに使用されるものが望ましく、たとえば、Ｓｊ０２，
Ｓｉ３Ｎ４， Ａ Ｑ ２０．などの無機化合物が考
えられる。保護壁とＡＱ配線の高さの差は大きい方がよ
く、保護壁同士の間隔も狭い方がよいことはいうまでも
ない。
［作用］
Ａ（ｌ配線の側壁に接して設けられるこれよりも高い絶
縁膜の存在することにより、ボンディング・ストレスは
最初にこの絶縁膜に伝わり、その後で加わるＡＩｌ配線
部分へのボンディング・ス１−レスが緩和され、配線が
変形を起こすことがなくなった。
縁膜の存在することにより、ボンディング・ストレスは
最初にこの絶縁膜に伝わり、その後で加わるＡＩｌ配線
部分へのボンディング・ス１−レスが緩和され、配線が
変形を起こすことがなくなった。
［実施例］
以下、本発明の実施例について図面を参照し説明する。
３ー
？ｌ図は通常のバイボーラトランジスタを有する半導体
チップにＢＰＡ構造を適用した場合の一例を示す縦断面
図である。
チップにＢＰＡ構造を適用した場合の一例を示す縦断面
図である。
１は半導体基板（チップ） 、１０．１１は基板表面に
形威された不純物拡散層であってこれらによりトランジ
スタ等の能動領域が構成される。２は表面を覆うＳｉＯ
■等のパンシベーション膜である。７，８，９はＡＱ配
線であって、一部（８．９）は拡散層にオーミックコン
タクする電極として形成され、他の一部は、パッシベー
ション膜上にあって電極や他の配線間を相互に結線する
ように設けられる。
形威された不純物拡散層であってこれらによりトランジ
スタ等の能動領域が構成される。２は表面を覆うＳｉＯ
■等のパンシベーション膜である。７，８，９はＡＱ配
線であって、一部（８．９）は拡散層にオーミックコン
タクする電極として形成され、他の一部は、パッシベー
ション膜上にあって電極や他の配線間を相互に結線する
ように設けられる。
これらＡｆｌ配線の厚さ（高さ）は通常１．０〜３．０
μｍ程度である。このＡｆｌ電極，ＡＱ配線の側面を取
り囲むように保護壁３，１２．１３が設けられる。保護
壁の高さはＡＱ膜の高さを越える充分な厚さ、２〜４μ
ｍ程度に設定する。保護膜の材質としては、硬質の絶縁
物質、たとえばＳｉｎ２，プラズマシリコンナイトライ
ト（Ｐ−ＳＮ）等の無機化合物が使用される。これらは
、パッシベーション膜２を形成する工程で保護壁３，１
２．１３を一括して形成−４ ？ておいてもよい。保護給形成の後に層間膜４をチップ
全面を覆うように形成する。この層間膜４はなるべく機
械的強度の大きい材質のものがよく、たとえばＰ−Ｓｉ
Ｎをｌμｍ程度の厚さに堆積する。
μｍ程度である。このＡｆｌ電極，ＡＱ配線の側面を取
り囲むように保護壁３，１２．１３が設けられる。保護
壁の高さはＡＱ膜の高さを越える充分な厚さ、２〜４μ
ｍ程度に設定する。保護膜の材質としては、硬質の絶縁
物質、たとえばＳｉｎ２，プラズマシリコンナイトライ
ト（Ｐ−ＳＮ）等の無機化合物が使用される。これらは
、パッシベーション膜２を形成する工程で保護壁３，１
２．１３を一括して形成−４ ？ておいてもよい。保護給形成の後に層間膜４をチップ
全面を覆うように形成する。この層間膜４はなるべく機
械的強度の大きい材質のものがよく、たとえばＰ−Ｓｉ
Ｎをｌμｍ程度の厚さに堆積する。
しかる後にワイヤボンディング用ＡＱ電極５を層間膜４
の上に配し、ボンディングワイヤ（Ａｕ）６によって組
立プロセスに至る。ボンディング電極５はＡｆｌ膜をｌ
〜４μｍの厚さに形成するのが普通である。
の上に配し、ボンディングワイヤ（Ａｕ）６によって組
立プロセスに至る。ボンディング電極５はＡｆｌ膜をｌ
〜４μｍの厚さに形成するのが普通である。
第３図はＭＯＳＦＥＴを有する半導体チップにＢＰＡ構
造を適用した場合の一例を示す縦断面図で、従来例とし
て示した第２図に対応するものである。
造を適用した場合の一例を示す縦断面図で、従来例とし
て示した第２図に対応するものである。
ｌは半導体基板、１４はポリＳｉゲート電極、２はパッ
シベーションＳｉＯ■膜である。８はＡＱ配線であって
、この上は層間膜４で覆われ、その上にＡｆｌ膜からな
るボンディングパット５が形威され、ゲート電極１４，
ＡＱ配線８の直上においてＡｕワイヤ６によるワイヤボ
ンディングがなされる。
シベーションＳｉＯ■膜である。８はＡＱ配線であって
、この上は層間膜４で覆われ、その上にＡｆｌ膜からな
るボンディングパット５が形威され、ゲート電極１４，
ＡＱ配線８の直上においてＡｕワイヤ６によるワイヤボ
ンディングがなされる。
この実施例では、Ａｆｌ配線８の側面の回りに接してＰ
ＳＧ保護膜３がＡ Ｑ配線８よりも厚く（高く）形成さ
れている。
ＳＧ保護膜３がＡ Ｑ配線８よりも厚く（高く）形成さ
れている。
［発明の効果］
以上説明した本発明によれば以下に記載のように効果を
奏する。
奏する。
ワイヤボンデイング時のストレスは、まずボンディング
電極５に加わり、層間絶縁膜４を介して厚い保護％ｔ
（３，１２．１３）に伝わり、保護壁の狭間に位置する
電極７，８には直接に伝わることなく、その結果、電極
７，８の変形、断線等の事故発生を防ぎ、半導体製品の
信頼性が向上する。
電極５に加わり、層間絶縁膜４を介して厚い保護％ｔ
（３，１２．１３）に伝わり、保護壁の狭間に位置する
電極７，８には直接に伝わることなく、その結果、電極
７，８の変形、断線等の事故発生を防ぎ、半導体製品の
信頼性が向上する。
第１図は本発明を適用したＢＰＡ構造の一実施例を示す
半導体装置（チップ）の一部縦断面図である。 第２図は従来のＢＰＡ構造の一例を示す半導体チップの
一部断面図である。 第３図は本発明を適用したＢＰＡ構造の他の一実旅例を
示し、第２図の従来例に対応する一部断面図である。 １・・半導体基板（チップ） ２・・Ｓｊ○２パッシベーション膜 ３，１２．１３・・ＰＳＧ保護壁 ４・・Ｐ − Ｓ ｊ． Ｎ層間膜 ５・・ＡＱボンディング電極 ６・・Ａｕワイヤ ７，８．９・・ＡＱ配線・電極 １ ０．１ １・・拡散層 ｌ４・・パリＳコゲート電極 ７一 −８
半導体装置（チップ）の一部縦断面図である。 第２図は従来のＢＰＡ構造の一例を示す半導体チップの
一部断面図である。 第３図は本発明を適用したＢＰＡ構造の他の一実旅例を
示し、第２図の従来例に対応する一部断面図である。 １・・半導体基板（チップ） ２・・Ｓｊ○２パッシベーション膜 ３，１２．１３・・ＰＳＧ保護壁 ４・・Ｐ − Ｓ ｊ． Ｎ層間膜 ５・・ＡＱボンディング電極 ６・・Ａｕワイヤ ７，８．９・・ＡＱ配線・電極 １ ０．１ １・・拡散層 ｌ４・・パリＳコゲート電極 ７一 −８
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主表面に能動素子領域と、金属電極
配線が形成され、その上に絶縁膜を介してワイヤボンデ
ィングのための金属膜よりなるパッドが設けられた半導
体装置であって、上記ワイヤボンディング領域直下の能
動素子領域上の電極・配線の側壁に接して上記配線より
も高くなるように充分に厚い絶縁膜を保護壁として形成
することを特徴とする半導体装置。 ２、ボンディング領域直下の配線の側壁に接して形成す
る絶縁膜は無機化合物からなることを特徴とする請求項
１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154562A JPH0321036A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154562A JPH0321036A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0321036A true JPH0321036A (ja) | 1991-01-29 |
Family
ID=15586959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154562A Pending JPH0321036A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008174331A (ja) * | 2007-01-17 | 2008-07-31 | Kyocera Mita Corp | 画像形成装置 |
-
1989
- 1989-06-19 JP JP1154562A patent/JPH0321036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008174331A (ja) * | 2007-01-17 | 2008-07-31 | Kyocera Mita Corp | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723197A (en) | Bonding pad interconnection structure | |
| KR100626634B1 (ko) | 집적 회로 디바이스 | |
| JP3616444B2 (ja) | 半導体装置 | |
| US4984056A (en) | Semiconductor integrated circuit device | |
| JPH07114214B2 (ja) | 半導体装置 | |
| CN103413799A (zh) | 凸点结构 | |
| JPH0321036A (ja) | 半導体装置 | |
| JP3608393B2 (ja) | 半導体装置 | |
| JP3211749B2 (ja) | 半導体装置のボンディングパッド及びその製造方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| EP0405501B1 (en) | Semiconductor device | |
| JPH0225045A (ja) | 半導体装置 | |
| JPH08330310A (ja) | 半導体装置 | |
| KR100752884B1 (ko) | 칩·온·칩 구조의 반도체장치 | |
| KR100752885B1 (ko) | 반도체 칩 및 반도체 칩의 제조방법 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS61269332A (ja) | 半導体装置 | |
| US6432808B1 (en) | Method of improved bondability when using fluorinated silicon glass | |
| JPH079907B2 (ja) | 半導体装置 | |
| JPS58219741A (ja) | 半導体装置 | |
| JPH0139215B2 (ja) |