JPH03210486A - 半導体試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の論理特性を試験する半導体試験装
置に関するものである。

〔従来の技術〕

第２図は、従来の半導体試験装置を示すブロック系統図
である。同図において、１は半導体試験装置の基本周期
を作る原発振器、２ａは被試験半導体素子（以下「デバ
イス」という）への入力波形を作るためのクロックセン
トタイミングエツジ発生器（以下［クロックセットＴＧ
Ｊという）、同じ＜２ｂはクロックリセットタイミング
エツジ発生器（以下「クロックリセントＴＧＪという）
、２ｃ、２ｄは判定用タイミングエツジを発生するため
のストローブタイミングエツジ発生器（以下「ストロー
ブＴＧＪという）、３は出力波形および判定期待値の「
１」、「０」データを格納するテストパターンデータメ
モリ、４はテストパターンデータメモリ３の番地をコン
トロールするアドレスコントローラ、５は各テストビン
が入力ビンであるか判定ビンであるかを指定するビンコ
ントローラ信号発生器である。

また、ｆは、各タイミングエツジ発生器２ａ〜２ｄから
のエツジ、テストパターンデータメモリ３からのデータ
およびピンコントロール信号発生器５からの信号（以下
「ピンコントロール信号」という）ｐをどのように組み
合わせるかを指定するフォーマントセレクト信号である
。

７は上記組合せを行なうフォーマット回路、８はフォー
マット回路マから出力された入力波形用立上りエツジお
よび立下りエツジより入力波形パルスを作る入力波形形
成回路、９は入力波形形成回路８のパルス形成を実入力
波形用振幅にするドライバ回路、１０はデバイスからの
出力を受けるＨｌ（ハイ）出力用コンパレータ、１１は
同じくＬＯ（ロー）出力用コンパレータ、１２ａはＨＩ
定用回路、１２ｂはＬＯ判定用回路、１２ｃは中間値（
高インピーダンス状態）であることを判定するＨＩＺ判
定用回路を示す。

次に動作について説明する。原発振器１から、基本周期
信号が、クロックセントＴＧ２ａ、クロックリセットＴ
Ｇ２ｂ、ストローブＴＧ２ｃ、２ｄの各ＴＧおよびアド
レスコントローラ４に送られる。基本周期信号が送られ
てきたクロックセラ）ＴＧ２ａおよびクロックリセット
ＴＧ２ｂはそれぞれ、デバイスへの入力波形用のセソＩ
・エツジおよびリセットエツジを作り出し、フォーマッ
ト回路７に送る。また、ストローブＴＧ２ｃ、ストロー
ブＴＣ２ｄでは、デバイスからの出力をどのタイミング
で判定するかを定めるタイミングエツジを発生し、同じ
（フォーマント回路７に送る。

また、アドレスコントローラ４は、原発振器ｌから送ら
れてくる基本周期信号の周期に従って、テストパターン
データメモリ３に格納されているテストパターンデータ
をフォーマット回路７に送る。

フォーマント回路７では、各テストビンがデバイスへの
入力用ビン（以下「ドライバビン」という）であるか、
デバイスからの出力を判定するための判定ビン（以下「
コンパレータビン」という）であるかを示すピンコント
ロール信号ｐによりクロックＴＧ２ａ、２ｂ又はストロ
ーブＴＧ２ｃ。

２ｄをセレクトする。ドライバビンである場合、どのよ
うな入力波形を形成するかというフォーマットセレクト
信号ｆに従って、クロックセ・ノドＴＧ２ａからのセッ
トエツジと、クロックリセットＴＧ２ｂからのリセット
エツジと、テストパターンデータメモリ３からのテスト
パターンデータとを組み合わせて、デバイスへの入力波
形の立上りポイント用エツジと立下りポイント用エツジ
を得る。この両エツジから、入力波形形成回路８により
入力波形パルスが作られ、ドライバ回路９により実際使
用される電圧に変換され、ビン先より出ていく。

ピンコントロール信号発生器５からのピンコントロール
信号ｐがコンパレータビンである場合は、ストローブＴ
Ｇ２ＣおよびストローブＴＧ２ｄからのエツジがセレク
トされる。また、ピンコントロール信号発生器５からは
、エツジ判定、ウィンド判定（区間判定）、ＨＩＺ判定
のどれであるかという情報も送られてくる。エツジ判定
である場合はストローブＴＧ２ｃ又はストローブＴＧ２
ｄのいずれかのエツジが、またウィンド判定の場合はス
トローブＴＧ２ｃとストローブＴＧ２ｄの両エツジから
作られたパルスが、テストパターンデータメモリ３から
の情報が「１」ならばＨＩ＠定回路１２ａへ、ｒＯＪな
らばＬＯ判定回路１２ｂへ送られる。また、ＨＩＺ判定
（中間値判定）の場合はストローブＴＣ，２ｃ又はスト
ローブＴＧ２ｄのエツジがＨＩＺ判定回路１２ｃへ送ら
れる。

デバイスからの出力はＨ１出力用コンパレータ１０及び
ＬＯ出力用コンパレータ１１で受けられ、あらかじめ設
定されている判定電圧設定値により、ＨＩ定回路１２ａ
、ＬＯ判定回路１２ｂ、Ｈ１２判定回路２ｃに送られる
。それぞれの判定回路１２ａ〜１２ｃでは、フォーマッ
ト回路７からのタイミングで各コンパレータからの信号
が正しいか否かを判定し、否の場合はエラー情報ａ、ｂ
。

ＣをＣＰＵに送る。

〔発明が解決しようとする課題〕

従来の半導体試験装置は以上のように構成されているの
で、デバイスのテストプログラムを作成する者は、テス
トパターン（ｒｌＪ、ｒＯＪ出力、ｒｌｊ、ｒＯＪ判定
等）とフォーマット（入力波形の形状等）を考慮しなが
らプログラムする必要があった。また、ＴＧの数も多く
、半導体試験装置ビンの１ビンあたりのコストも高くな
るなどの問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、従来装置のフォーマット回路お
よびテストパターンデータメモリをな（し、テストプロ
グラムを作成する者の負荷を軽減し、さらには安価な装
置を得ることにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、被試験半導
体素子の出力を判定するためのＨＩ定専用タイミングエ
ツジ発生器およびＬＯ判定専用タイミングエツジ発生器
と、ピンコントロール信号を出力するピンコントロール
信号発生器とを備え、各タイミングエツジ発生器からの
タイミングエツジは、ピンコントロール信号のみにより
、被試験半導体素子テストのテスト周期に同期して、区
間判定ストローブ、中間値判定ストローブおよびエツジ
判定ストローブに切り替わるようにしたものである。

〔作用〕

本発明による半導体試験装置は、デバイス出力の判定タ
イミングエツジ発生器をＨＩ定専用タイミングエツジ発
生器とＬＯ判定専用タイミングエツジ発生器とし、各種
判定をピンコントロール信号のみで切換え可能にしたも
のである。

〔実施例〕

まず、本発明の実施例の概要について述べる。

本実施例は、デバイス出力の判定タイミングエツジ発生
器をＨＩ定専用タイミングエツジ発生器とＬＯ判定専用
タイミングエツジ発生器とし、各種判定をピンコントロ
ール信号のみで切換え可能にしたものである。また、デ
バイスへの入力波形形成用エツジ発生器においても、入
力波形立上り専用タイミングエツジ発生器、入力波形立
下り専用タイミングエツジ発生器とし、上記ＨＩ定専用
タイミングエツジ発生器およびＬＯ判定専用タイミング
エツジ発生器と共用し、ピンコントロール信号のみで切
換え可能にしたものである。

以下、本発明の実施例を図について説明する。

第１図は、本発明による半導体試験装置の一実施例を示
すブロック系統図である。同図において、ｌは原発振器
、２ｅはデバイス入力波形立上りタイミングエツジ、ウ
ィンドストローブＨＩ定時スタートタイミングエツジ、
ウィンドストローブＬＯ判定時エンドタイミングエツジ
およびエツジ判定時タイミングエツジの発生器を共用し
たＴＧ、２ｆはデバイス入力波形立下りタイミングエツ
ジ、ウィンドストローブＬＯ判定時スタートタイミング
エツジ、ウィンドストローブＨＩ定時エンドタイミング
エツジおよびエツジ判定時タイミングエツジの発生器を
共用したＴＧ、５はピンコントロール信号発生器、８は
入力波形形成回路、９はドライバ、１０はＨ１出力用コ
ンパレータ、１１はＬＯ出力用コンパレータ、１２ａは
ＨＩ判定回路、１２ｂはＬＯ判定回路、１２ｃはＨＩＺ
判定回路、１３ａはピンコントロール信号発生器５から
の信号ｐａによりドライバビンであるかコンパレータビ
ンであるかをセレクトする入出力ビンセレクト回路、１
３ｂはピンコントロール信号発生器５からの信号ｐｂに
よりエツジ判定であるかウィンド判定であるかをセレク
トするウィンドストローブセレクト回路、１３ｃは中間
値判定であるか否かをセレクトするＨＩＺ判定セレクト
回路、１４ａはＨ１１定時のウィンドストローブを形成
するＨｌウィンド形成回路、１４ｂはＬＯ判定時のウィ
ンドストローブを形成するＬ○ウィンド形成回路、１５
は２信号をオア（ＯＲ）出力するオアゲートである。な
お、ＴＧ２ｅ、２ｆは、共通的な構成として同種のもの
としても良く、また専用的な異種のものとしても良い。

次に動作について説明する。原発振器１から基本周期信
号が、ＴＧａ　２　ｅ、ＴＧ２　ｆおよびピンコントロ
ール信号発生器５に送られる。基本周期信号の送られて
きたＴＯ２ｅおよびＴＧ２ｆは、あらかじめセットされ
たタイミングでエツジを発生する。基本周期に同期して
発生されたピンコントロール信号発生器５からの信号ｐ
ａで入出力ビンセレクト回路１３ａがドライバビンをセ
レクトすると、入力波形形成回路８は、ＴＧ２ｅから出
てくるエツジで立ち上げ、ＴＧ２ｆから出てくるエツジ
で立ち下げるパルス波形を作り、このパルスはドライバ
９により実際のデバイス人力波形の電圧に変換され、ビ
ン先より出ていく。

また、ピンコントロール信号発生器５からの信号ｐａで
、入出力ビンセレクト回路１３ａがコンパレータビンを
セレクトし、同じくピンコントロール信号発生器５から
の信号ｐｂで、ウィンドストローブセレクト回路１３ｂ
がエツジ判定をセレクトすると、ＴＧ２ｅおよびＴＧ２
ｆから出てくるエツジはそのままオアゲート１５を通り
、ＨＩＺＩレクト１３ｃに入る。ピンコントロール信号
発生器５からの信号ｐｃによりＨＩＺ判定セレクト回路
１３ｃがＨＩＺ判定をセレクトすると、ＴＧ２ｅ又はＴ
Ｇ２ｆからのエツジはＨＩＺ判定回１１２ｃに送られ、
中間値判定を行なう、ＨＩＺ判定セレクト回路１３Ｃが
ＨＩＺ判定をセレクトしていない場合は、ＴＧ２ｅから
のエツジはＨＩ定回路１２ａに送られ、そのエツジのタ
イミングでＨ，１判定を行ない、ＴＧ２ｆからのエツジ
はＬＯ判定回路１２ｂに送られ、そのエツジのタイミン
グでＬＯ判定を行なう。また、ウィンドストローブセレ
クト回路１３ｂでウィンド判定がセレクトされた場合は
、ＴＧ２　ｅのタイミングで立上り、ＴＧ２ｆのタイミ
ングで立下るパルスがＨＩウィンド形成回路１４ａで作
られ、ＨＩ定回路１２ａ又はＨＩＺＩ定回路１２ｃに送
られ、パルス間判定を行なうか、あるいは、ＴＧ２ｆの
タイミングで立上り、ＴＧ２ｅのタイミングで立下るパ
ルスがＬＯウィンド形成回路１４ｂで作られ、ＬＯ判定
回路１２ｂ又はＨＩＺＩ定回路１２ｃに送られ、パルス
間判定を行なう。

〔発明の効果〕

以上説明したように本発明は、ＨＩ判判定専用タイミン
グエフ光発生器よびＬＯ判定専用タイミングエツジ発生
器と、ピンコントロール信号発生器とを備え、各タイミ
ングエツジ発生器からのタイミングエツジを、ピンコン
トロール信号のみにより、被試験半導体素子テストのテ
スト周期に同期して、区間判定ストローブ、中間値判定
ストローブおよびエツジ判定ストローブに切り替えるよ
うにしたことにより、従来装置のフォーマット回路とパ
ターンデータメモリとを無くすことができるので、装置
を安価なものにでき、またデバイステストプログラム作
成者の負担を軽減できる効果がある。また、デバイス入
力波形用タイミングエツジ発生器も上記両タイミングエ
ツジ発生器と共用すれば、さらに安価な装置にできる。

【図面の簡単な説明】

第１図は本発明による半導体試験装置の一実施例を示す
ブロック系統図、第２図は従来の半導体試験装置を示す
ブロック系統図である。 １・・・原発振器、２ｅ、２ｆ・・・タイミングエツジ
発生器（ＴＧ）　、５・・・ピンコントロール信号発生
器、８・・・入力波形形成回路、９・・・ドライバ、１
０・・・Ｈ１出力用コンパレータ、１１・・・ＬＯ出力
用コンパレータ、１２ａ・・・ＨＩ定回路、１２ｂ・・
・ＬＯ判定回路、１２ｃ・・・）ｆＩＺＩ定回路、１３
ａ・・・入出力ビンセレクト回路、１３ｂ・・・ウィン
ドストローブセレクト回路、１３ｃ・・・ＨＩＺ判定セ
レクト回路、１４ａ・・・Ｈｌウィンド形成回路、１４
ｂ・・・ＬＯウィンド形成回路、 ５・・・オアゲート。 代 理 人 大 岩 増 雄

Claims (1)

【特許請求の範囲】
1. 半導体素子の論理特性を試験する半導体試験装置におい
   て、被試験半導体素子の出力を判定するためのＨＩ判定
   専用タイミングエッジ発生器およびＬＯ判定専用タイミ
   ングエッジ発生器と、ピンコントロール信号を出力する
   ピンコントロール信号発生器とを備え、前記各タイミン
   グエッジ発生器からのタイミングエッジは、前記ピンコ
   ントロール信号のみにより、被試験半導体素子テストの
   テスト周期に同期して、区間判定ストローブ、中間値判
   定ストローブおよびエッジ判定ストローブに切り替わる
   ことを特徴とする半導体試験装置。