JPH0321059Y2 - - Google Patents
Info
- Publication number
- JPH0321059Y2 JPH0321059Y2 JP8340582U JP8340582U JPH0321059Y2 JP H0321059 Y2 JPH0321059 Y2 JP H0321059Y2 JP 8340582 U JP8340582 U JP 8340582U JP 8340582 U JP8340582 U JP 8340582U JP H0321059 Y2 JPH0321059 Y2 JP H0321059Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- amplifier
- input terminal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims description 2
- 102100023843 Selenoprotein P Human genes 0.000 claims description 2
- 229940119265 sepp Drugs 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅回路、特に電源が±２電源である
増幅器の回路に関するものである。
増幅器の回路に関するものである。
近年、オーデイオ増幅器や送信機の終段用増幅
器として電源が±２電源となつている増幅器が用
いられており、第１図及び第２図に示すように＋
側の信号ａだけを増幅する増幅器Ａと、−側の信
号ｂだけを増幅する増幅器Ｂとが独立的に設けら
れているが、各増幅器の片方、例えば、増幅器Ａ
に着目すると基本的に第３図に示すように電源＋
Ｅによつて電源が供給される半サイクル増幅器を
構成している。
器として電源が±２電源となつている増幅器が用
いられており、第１図及び第２図に示すように＋
側の信号ａだけを増幅する増幅器Ａと、−側の信
号ｂだけを増幅する増幅器Ｂとが独立的に設けら
れているが、各増幅器の片方、例えば、増幅器Ａ
に着目すると基本的に第３図に示すように電源＋
Ｅによつて電源が供給される半サイクル増幅器を
構成している。
しかるに、上記した従来の増幅器においては、
電源＋Ｅより供給される電源電圧が一定であるた
め、負荷R1の容量性リアクタンス等により生ず
る位相回転による第４図の×の区間に示すよう
に、出力電圧が負にもかかわらず、正の出力電流
が流れる。したがつて×の区間では増幅器Ａが動
作しなければならず、この時出力トランジスタに
は電源電圧Ｅ以上の高電圧がかかる。したがつ
て、高許容電力のトランジスタを使用しなければ
ならず、これによるコストアツプが避けられない
のは勿論、放熱効果をも考慮しなければならない
などの欠点があつた。
電源＋Ｅより供給される電源電圧が一定であるた
め、負荷R1の容量性リアクタンス等により生ず
る位相回転による第４図の×の区間に示すよう
に、出力電圧が負にもかかわらず、正の出力電流
が流れる。したがつて×の区間では増幅器Ａが動
作しなければならず、この時出力トランジスタに
は電源電圧Ｅ以上の高電圧がかかる。したがつ
て、高許容電力のトランジスタを使用しなければ
ならず、これによるコストアツプが避けられない
のは勿論、放熱効果をも考慮しなければならない
などの欠点があつた。
本考案の目的は、上記した従来のものの欠点を
解消して低許容電力のトランジスタを用いること
ができて安価な増幅回路を提供することにある。
解消して低許容電力のトランジスタを用いること
ができて安価な増幅回路を提供することにある。
本考案の増幅回路においては、電源が少なくと
も±２電源である増幅器において、SEPP回路を
構成する増幅素子の電源入力端と電源との間に挿
入されたスイツチング素子と、上記電源入力端に
印加される電源電圧の極性に対して逆接続となる
よう上記電源入力端とアースとの間に設けられた
整流素子と、上記増幅素子の出力信号の極性を検
知して上記スイツチング素子をオン状態又はオフ
状態とする制御素子とを備え、上記増幅素子の電
源と出力信号が逆極性の時には上記スイツチング
阻止がオフ状態となり上記整流素子を介してアー
スから電流が供給されるように構成されている。
も±２電源である増幅器において、SEPP回路を
構成する増幅素子の電源入力端と電源との間に挿
入されたスイツチング素子と、上記電源入力端に
印加される電源電圧の極性に対して逆接続となる
よう上記電源入力端とアースとの間に設けられた
整流素子と、上記増幅素子の出力信号の極性を検
知して上記スイツチング素子をオン状態又はオフ
状態とする制御素子とを備え、上記増幅素子の電
源と出力信号が逆極性の時には上記スイツチング
阻止がオフ状態となり上記整流素子を介してアー
スから電流が供給されるように構成されている。
以下、本考案の実施例を第５図に基づいて説明
する。
する。
図中、Q1はスイツチング素子としてのトラン
ジスタであつて、増幅素子たるトランジスタQ2
の電源入力端と電源＋Ｅとの間に挿入されてい
る。D1は整流素子としてのダイオードであつて、
上記電源入力端に印加される電源電圧の極性に対
して逆接続となるよう上記電源入力端とアースＧ
との間に設けられている。Q3は制御素子として
のトランジスタであつて、上記トランジスタQ2
の出力信号の極性を検知して上記トランジスタ
Q1をオン状態又はオフ状態とするようになつて
いる。実施例においては、電源＋Ｅはトランジス
タQ1及び逆方向電圧阻止用ダイオードD2を介し
てトランジスタQ2のコレクタに接続されており、
電源を供給するようになつていて、トランジスタ
Q1のベースはトランジスタQ3及び逆方向電圧阻
止用ダイオードD3を介して出力信号出端OUTに
接続されており、トランジスタQ3のベースはア
ースＧに接続されている。
ジスタであつて、増幅素子たるトランジスタQ2
の電源入力端と電源＋Ｅとの間に挿入されてい
る。D1は整流素子としてのダイオードであつて、
上記電源入力端に印加される電源電圧の極性に対
して逆接続となるよう上記電源入力端とアースＧ
との間に設けられている。Q3は制御素子として
のトランジスタであつて、上記トランジスタQ2
の出力信号の極性を検知して上記トランジスタ
Q1をオン状態又はオフ状態とするようになつて
いる。実施例においては、電源＋Ｅはトランジス
タQ1及び逆方向電圧阻止用ダイオードD2を介し
てトランジスタQ2のコレクタに接続されており、
電源を供給するようになつていて、トランジスタ
Q1のベースはトランジスタQ3及び逆方向電圧阻
止用ダイオードD3を介して出力信号出端OUTに
接続されており、トランジスタQ3のベースはア
ースＧに接続されている。
上記した構成において、その動作例を説明する
に、アースＧに対して正極側にあるべき信号検出
端OUTの電位がアースＧに対して負極側に転じ
るとトランジスタQ3がオン状態、トランジスタ
Q1がオフ状態となる。するとトランジスタQ2の
コレクタには電源＋Ｅが供給されず、アースＧよ
りダイオードD1を通じてトランジスタQ2のコレ
クタへと電源が供給される。その供給電圧はアー
スＧの電位とトランジスタQ2のエミツタ（信号
検出端OUT）の負極電位との電位差であるため、
電源＋Ｅよりも低く、トランジスタQ2における
コレクタ・エミツタ間電圧を大きく低減すること
ができる。したがつて、大きな位相回転が生じて
も自動的に電源＋Ｅをしや断し、アースＧから電
源が供給され、低許容電力のトランジスタを使用
しても破損等の虞れはなくなり増幅器を低コスト
で構成することができる。
に、アースＧに対して正極側にあるべき信号検出
端OUTの電位がアースＧに対して負極側に転じ
るとトランジスタQ3がオン状態、トランジスタ
Q1がオフ状態となる。するとトランジスタQ2の
コレクタには電源＋Ｅが供給されず、アースＧよ
りダイオードD1を通じてトランジスタQ2のコレ
クタへと電源が供給される。その供給電圧はアー
スＧの電位とトランジスタQ2のエミツタ（信号
検出端OUT）の負極電位との電位差であるため、
電源＋Ｅよりも低く、トランジスタQ2における
コレクタ・エミツタ間電圧を大きく低減すること
ができる。したがつて、大きな位相回転が生じて
も自動的に電源＋Ｅをしや断し、アースＧから電
源が供給され、低許容電力のトランジスタを使用
しても破損等の虞れはなくなり増幅器を低コスト
で構成することができる。
なお、図示の回路は＋側の信号だけを増幅する
半サイクル増幅回路が示されているが、同じ構成
で各部の極性を反転させた一側信号用の回路と組
み合わされて＋２電源の増幅器として構成される
こと勿論である。
半サイクル増幅回路が示されているが、同じ構成
で各部の極性を反転させた一側信号用の回路と組
み合わされて＋２電源の増幅器として構成される
こと勿論である。
本考案に係る増幅器によれば、電源が±２電源
である増幅器において、増幅素子が逆極性で動作
する場合には電源がアースから供給されるように
構成されているから、増幅素子に大きな電力損失
が加わる虞れがなく、低許容電力の増幅素子が使
用できる。また、構成が簡単であるため実施に際
して大巾なコストアツプとならず、全体としてコ
ストの低減を図ることができる。
である増幅器において、増幅素子が逆極性で動作
する場合には電源がアースから供給されるように
構成されているから、増幅素子に大きな電力損失
が加わる虞れがなく、低許容電力の増幅素子が使
用できる。また、構成が簡単であるため実施に際
して大巾なコストアツプとならず、全体としてコ
ストの低減を図ることができる。
第１図乃至第４図は従来の増幅回路等を示し、
第１図はブロツク図、第２図は動作状態説明図、
第３図は増幅器Ａの回路図、第４図は動作状態説
明図、第５図は本考案に係る増幅回路の実施例を
示す回路図である。 Q1，Q2，Q3：トランジスタ、D1，D2，D3：ダ
イオード、＋Ｅ：電源、Ｇ：アース。
第１図はブロツク図、第２図は動作状態説明図、
第３図は増幅器Ａの回路図、第４図は動作状態説
明図、第５図は本考案に係る増幅回路の実施例を
示す回路図である。 Q1，Q2，Q3：トランジスタ、D1，D2，D3：ダ
イオード、＋Ｅ：電源、Ｇ：アース。
Claims (1)
- 電源が少なくとも±２電源である増幅器におい
て、SEPP回路を構成する増幅素子の電源入力端
と電源との間に挿入されたスイツチング素子と、
上記電源入力端に印加される電源電圧の極性に対
して逆接続となるよう上記電源入力端子とアース
との間に設けられた整流素子と、上記増幅素子の
出力信号の極性を検知して上記スイツチング素子
をオン状態又はオフ状態とする制御素子とを備
え、上記増幅素子の電源と出力信号が逆極性の時
には上記スイツチング素子がオフ状態となり上記
整流素子を介してアースから電流が供給されるよ
うに構成されていることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340582U JPS58186616U (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340582U JPS58186616U (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186616U JPS58186616U (ja) | 1983-12-12 |
| JPH0321059Y2 true JPH0321059Y2 (ja) | 1991-05-08 |
Family
ID=30092417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8340582U Granted JPS58186616U (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186616U (ja) |
-
1982
- 1982-06-07 JP JP8340582U patent/JPS58186616U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186616U (ja) | 1983-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1236449A (en) | Amplifier protection circuit | |
| JPH04111506A (ja) | 増幅回路 | |
| JPH0321059Y2 (ja) | ||
| US3678402A (en) | Stabilized direct coupled amplifier having improved frequency response and minimum intermodulation distortion | |
| US3508162A (en) | Means for limiting current in a power supply amplifier | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JPH0138977Y2 (ja) | ||
| JPS6333367Y2 (ja) | ||
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
| US3018447A (en) | Transistor amplifier with a multi-section electrolytic capacitor | |
| JP3035921B2 (ja) | 高周波電力増幅装置 | |
| JPS641781Y2 (ja) | ||
| JPS5914820Y2 (ja) | 電源回路 | |
| JPS6117620Y2 (ja) | ||
| JPH04596Y2 (ja) | ||
| JPH0346579Y2 (ja) | ||
| JPS6030132B2 (ja) | パルス幅制御回路 | |
| JPH0424647Y2 (ja) | ||
| JPH0513046Y2 (ja) | ||
| JPH0511527U (ja) | ブースタアンプ | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| SU1352616A1 (ru) | Двухтактный усилитель мощности | |
| JPH0530181Y2 (ja) | ||
| JPS6324652Y2 (ja) |