JPH03210814A - ドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、負荷を所定の電圧レベルで駆動するドライ
バ回路についてのものである。

［従来の技術］ 次に、従来技術によるドライバ回路の構成を第２図によ
り説明する。

第２図の回路は、ＩＣテスタなどに使用される。

第２図の１１は負荷抵抗１６にｒＨＪのときはＶｏ□を
与え、　ｒＬＪのときはＶ。Ｌを与える基準電源、１２
と１３は電流を制御するトランジスタ、１４はトランジ
スタ１２・１３の制御で負荷抵抗１６に電流を供給する
電流源、１５はドライバ回路の出力インピーダンスを決
める抵抗であり、抵抗値をＲ８とする。負荷抵抗１６の
抵抗値はＲＬとする。

第２図では、トランジスタ１２・１３をスイッチとして
使用している。

次に、第４図の波形図により第２図の回路動作を説明す
る。

第４図アは、出力電圧切換信号Ｈ／Ｌの波形図であり、
差動信号としてトランジスタ１２・１３のベースに与え
られる。

したがって、トランジスタ１２・１３は差動スイッチと
なり、電流源１４の引き込み電流を制御する。

トランジスタ１３がオンのときは、電流源１４の引き込
み電流の一部が負荷抵抗１６を流れ、出力電圧Ｖｏは、 Ｖｏ　＝　２　ＸＲｔ、　／　（ＲＯ＋ＲＬ　）　　・
ＶＯＬとなる。

トランジスタ１３がオフのときは、負荷抵抗１６には基
準電源１１から抵抗１５を介して供給される電流だけが
流れるので、出力電圧Ｖｏは、ｖｏ＝２・ＲＬ／（Ｒｏ
　＋ＲＬ）・ｖＯＩ（となる。

なお、通常、Ｒｏ　”　ＲＬとなるように設定するので
、出力電圧は、それぞれｖｏＬ及びＶ。Ｈになる。

［発明が解決しようとする課題］ 第４図イは、トランジスタ１２のコレクタ電流の波形図
であり、第４図つは、トランジスタ１３のコレクタ電流
の波形図である。

第４図イ・つともに、オンのときは、 ２　（ＶＯ）Ｉ　　ＶＯＬ）　／ＲＯとなる。

したがって、コレクタ電流は出力電圧振幅に比例するが
、一般に第２図に使用されるような高速トランジスタの
最大コレクタ電流は大きくない。

なお、第４図イのすは２　（Ｖａｎ　　ＶＯＬ）　／Ｒ
Ｏ１第４図つの二は２　（ＶＯＨＶＯＬ）　／ＲＯ１第
４図工のヌは（２（ＲＯ＋Ｒｔ　）　ＶＯＲ２ＲＬ　”
　Ｖｏｉ、）／ＲＯ／　（ＲＯ＋ＲＬ）、第４図工のネ
は２Ｖｏｏ／（ＲＯ＋ＲＬ　）、第４図才のノは２　Ｖ
　ＯＨ／　（Ｒ。

＋ＲＬ）、第４図才のハは２Ｖｏｔ、／　（Ｒｏ　＋　
Ｒｔ、　）第４図力のヒは２ＲＬ　／　（ＲＯ＋Ｒｔ）
・ＶＯＨ１第４図力のフは２ＲＬ　／　（ＲＯ＋ＲＬ　
）・ｖｏＬを表す。

そこで、最大電流を大きくするため、差動トランジスタ
対を並列にする方法も提案されているが、コレクタ容量
が増えるので、処理速度が下がるという問題がある。

この発明は、トランジスタ１２・１３の最大コレクタ電
流は第２図の従来回路と同じ値で、かつ出力電圧の振幅
が２倍になる高速のドライバ回路の提供を目的とする。

［課題を解決するための手段］ この目的を達成するために、この発明では、設定電圧を
出力電圧の中間値に設定される基準電圧源１と、第１の
電流源２・と基準電圧源１の間に接続される第１の差動
トランジスタ３と、第１の電流源２と負荷抵抗９の間に
接続される第２の差動トランジスタ４と、基準電圧ａ１
７Ｘ１と第２の電＃を源７の間に接続される第３の差動
トランジスタ５と、負荷抵抗９と第２の電流源７の間に
接続される第４の差動トランジスタ６と、基準電圧源１
と負荷抵抗９の間に接続される抵抗８とを備え、第１の
差動トランジスタ３と第２の差動トランジスタ４で差動
スイッチを構成し、第３の差動トランジスタ５と第４の
差動トランジスタ６で差動スイッチを構成し、第１の差
動トランジスタ３のベースと第３の差動トランジスタ５
のベースには同相の第１の出力切換信号が供給され、第
２の差動トランジスタ４のベースと第４の差動トランジ
スタ６のベースには同相で、第１の出力切換信号と逆相
の第２の出力切換信号が供給される。

次に、この発明によるＩＣテスタ用ドライバ回路の構成
を第１図により説明する。

第１図の１は基準電圧源、２は電流源、３と４は差動ト
ランジスタ、５と６は差動トランジスタであり、差動ト
ランジスタ３・４と差動トランジスタ５・６の２個の差
動トランジスタで差動スイッチを構成し、各ベースには
出力切換信号が供給される。

なお、出力切換信号は差動トランジスタ３・５と差動ト
ランジスタ４・６にそれぞれ同相で与えられ、各グルー
プ間は逆相にする。

抵抗８と負荷抵抗９は、第２図の抵抗１５と負荷抵抗１
６と同じものである。

次に、第３図の波形図を第１図により説明する。

第３図アは、出力電圧切換信号Ｈ／Ｌの波形図であり、
第３図イ〜オは、差動トランジスタ３〜６のコレクタ電
流である。

第３図イ〜オのす〜セは（ＶＯＲＶ。Ｌ）／ＲＯを表す
。

第３図力は、抵抗８に流れる電流であり、第３図キは、
負荷抵抗９に流れる電流である。

第３図りは、出力電圧Ｖｏを示す。

なお、第３図力のソは（（１−ＲＬ　／ＲＯ）Ｖｏｏ＋
　（１＋ＲＬ　／　ＲＯ）　ＶＯＬ）　／　（ＲＯ＋Ｒ
Ｌ　）、第３図力の夕は（（１＋　ＲＬ　／　ＲＯ）　
Ｖ。、＋　（１−ＲＬ　／ＲＯ）　ＶＯＬ）　／　（Ｒ
Ｏ＋ＲＬ　）、第３図キのチは２ＶａＨ／　（Ｒｏ　＋
ＲＬ）、第３図キのツは２ＶＯＬ／　（ＲＯ＋ＲＬ　）
、第３図りのテは２ＲＬ／　（Ｒｏ　＋　ＲＬ　）　・
Ｖａｎ、第３図りのトは２ＲＬ／　（ＲＯ＋ＲＬ　）　
　・ｖｏＬを表す。

［作用コ 次に、第１図の作用を説明する。

所定出力電圧がｒＨＪのときはＶ。ｌ（となり、ｒＬＪ
のときはＶ。Ｌとなる。このとき、基準電圧源１の値を
Ｖ。）Ｉ　＋　Ｖ　ＯＬに設定し、電流源２・７の値を
（Ｖａｎ　　ＶＯＬ）　／　ＲＯに設定する。

出力電圧切換信号で差動トランジスタ３・６がオンの場
合は、電流源２の電流はすべて差動トランジスタ３から
基準電圧源１に流れ込み、負荷抵抗９には流れない。

電流源７の引込電流はすべて差動トランジスタ６から抵
抗８と負荷抵抗９を通して供給される。

このとき、出力電圧Ｖｏは、 Ｖｏ　＝　２　ＲＬ　／　（ＲＯ＋　ＲＬ　）　　・Ｖ
ａｔ。

となる。

また、差動トランジスタ３・６のコレクタ電流はそれぞ
れ（Ｖａｎ　　Ｖ。Ｌ）　／　Ｒｏである。

差動トランジスタ４・５がオンの場合は、電流源２の供
給する電流は差動トランジスタ４から抵抗８と負荷抵抗
９に分流する。

電流源７の引込電流は差動トランジスタ５により基準電
圧源１から供給され、負荷抵抗９には流れない。

このとき、出力電圧Ｖｏは、 ｖｏ＝２・ＲＬ／（Ｒｏ＋ＲＬ）・ｖｏＨとなる。

また、差動トランジスタ４・５のコレクタ電流はそれぞ
れ（■。ｕＶ。Ｌ）／ＲＯとなる。

したがって、第１図では、最大コレクタ電流（Ｖ　ＯＨ
−Ｖ　ｏｔ、）　／　Ｒｏに対して、　ｒＨＪのときの
出力電圧Ｖｏは、 Ｖｏ　＝　２　・ＲＬ　／　（ＲＯ＋Ｒｔ　）　　・Ｖ
ＯＲとなり、　ｒＬＪのときの出力電圧Ｖｏは、ｖＯ＝
２・ＲＬ　／　（ＲＯ＋ＲＬ　）　　・ＶＯＬが得られ
ることになる。

なお、通常、出力整合のためＲ８＝ＲＬに設定するので
、出力電圧はｒＨＪのときＶ。Ｈとなり、「Ｌ」のとき
Ｖ。Ｌとなる。

［発明の効果］ この発明によれば、従来技術に対して同じ出力電圧を得
るために、必要な最大コレクタ電流を半分にすることが
できる。

したがって、比較的電流容量の小さい高速トランジスタ
で、従来に比べ２倍の出力電圧を得ることができる。

【図面の簡単な説明】

第１図はこの発明によるドライバ回路の構成図、第２図
は従来技術によるドライバ回路の構成図、第３図は第１
図番部の波形図、第４図は第２図番部の波形図である。 １・・・・・・基準電圧源、２・・・・・・電流源、３
．〜６・・・・・・差動トランジスタ、７・・・・・・
電流源、８・・・・・・抵抗、９・・・・・・負荷抵抗
、１１・・・・・・基準電源、１２・１３・・・・・・
トランジスタスイッチ、１４・・・・・・電流源、１５
・・・・・・抵抗、１６・・・・・・負荷抵抗。

Claims (1)

1. 【特許請求の範囲】 １、設定電圧を出力電圧の中間値に設定される基準電圧
   源（１）と、 第１の電流源（２）と基準電圧源（１）の間に接続され
   る第１の差動トランジスタ（３）と、第１の電流源（２
   ）と負荷抵抗（９）の間に接続される第２の差動トラン
   ジスタ（４）と、基準電圧源（１）と第２の電流源（７
   ）の間に接続される第３の差動トランジスタ（５）と、
   負荷抵抗（９）と第２の電流源（７）の間に接続される
   第４の差動トランジスタ（６）と、基準電圧源（１）と
   負荷抵抗（９）の間に接続される抵抗（８）とを備え、 第１の差動トランジスタ（３）と第２の差動トランジス
   タ（４）で差動スイッチを構成し、第３の差動トランジ
   スタ（５）と第４の差動トランジスタ（６）で差動スイ
   ッチを構成し、第１の差動トランジスタ（３）のベース
   と第３の差動トランジスタ（５）のベースには同相の第
   １の出力切換信号が供給され、第２の差動トランジスタ
   （４）のベースと第４の差動トランジスタ（６）のベー
   スには同相で、第１の出力切換信号と逆相の第２の出力
   切換信号が供給されることを特徴とするドライバ回路。