JPH03210819A - signal generator - Google Patents
signal generatorInfo
- Publication number
- JPH03210819A JPH03210819A JP2005551A JP555190A JPH03210819A JP H03210819 A JPH03210819 A JP H03210819A JP 2005551 A JP2005551 A JP 2005551A JP 555190 A JP555190 A JP 555190A JP H03210819 A JPH03210819 A JP H03210819A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- signal generator
- main
- main signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、信号発生器に関し、任意の一定の周波数差
を持った2つの周波数を連続的に変化させる測定項目を
持つ測定装置に利用して有効な技術に関するものである
。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a signal generator, and is applicable to a measuring device having a measurement item that continuously changes two frequencies with an arbitrary fixed frequency difference. It is about effective techniques.
通信機器やオーディオ機器の特性評価に用いられる信号
発生器として、単一信号出力のシンセサイズド標準信号
発生器がある。Synthesized standard signal generators with a single signal output are known as signal generators used to evaluate the characteristics of communication equipment and audio equipment.
周波数変換機能を有するICの周波数特性等を測定する
にあたり、2つの高周波数信号を一定差を持って連続的
に変化させる必要が生じた。上記のような従来の信号発
生器を2つ用いて、上記2つの高周波数信号を形成する
ことができる。しかし、2つの信号を独立に制御するも
のであるため、周波数の設定に手間がかかり、短時間で
の特性測定が困難であるとともに、周波数設定ミスによ
り誤った特性評価を行う虞れがあり特性評価の信頼性に
も問題がある。In measuring the frequency characteristics of an IC having a frequency conversion function, it has become necessary to continuously change two high frequency signals with a certain difference. Two conventional signal generators as described above can be used to generate the two high frequency signals. However, since the two signals are controlled independently, it takes time to set the frequency, making it difficult to measure the characteristics in a short time, and there is a risk of incorrect characteristic evaluation due to frequency setting errors. There are also problems with the reliability of the evaluation.
この発明の目的は、周波数変換機能を持つICの測定等
に便利な新規な機能を持つ信号発生器を提供することに
ある。An object of the present invention is to provide a signal generator with a new function that is convenient for measuring ICs having a frequency conversion function.
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、主信号を設定するディジタル周波数情報とデ
ィジタル差信号とを受けて加算又は減算動作を行うディ
ジタル演算回路と、上記主信号の周波数情報と演算回路
の出力情報にそれぞれ対応した周波数信号を出力する主
信号発生器と副信号発生器を設ける。That is, a digital arithmetic circuit that receives digital frequency information for setting the main signal and a digital difference signal and performs an addition or subtraction operation, and outputs frequency signals corresponding to the frequency information of the main signal and the output information of the arithmetic circuit, respectively. A main signal generator and a sub signal generator are provided.
第1図には、この発明に係る信号発生器の一実施例のブ
ロック図が示されている。FIG. 1 shows a block diagram of an embodiment of a signal generator according to the present invention.
図外の操作パネルのスイッチ等により形成されたディジ
タル信号としての主信号周波数信号F1と、差信号周波
数ΔFとはそれぞれのタイミング信号CI、C2により
同期して入力される。主信号周波数ラッチは、上記タイ
ミング信号C1に同期して入力された主信号周波数信号
F1を取り込み保持する。差信号周波数ランチは、上記
タイミング信号C2に同期して入力された差信号周波数
ΔFを取り込み保持する。The main signal frequency signal F1 as a digital signal formed by a switch on an operation panel (not shown) and the difference signal frequency ΔF are inputted in synchronization with respective timing signals CI and C2. The main signal frequency latch captures and holds the main signal frequency signal F1 inputted in synchronization with the timing signal C1. The difference signal frequency launch takes in and holds the difference signal frequency ΔF input in synchronization with the timing signal C2.
上記2つのラッチに保持された主信号周波数F1と差信
号周波数ΔFとは、加減算回路に入力される。特に制限
されないが、この加減算回路は、図外の操作パネルによ
り設定された動作モードにより、加算動作又は減算動作
あるいは、差信号周波数ΔF側の入力信号をそのままス
ルーして出力させる機能を持つ。例えば、加減算回路が
減算モードが設定されたならFl−ΔF=F2の演算を
行い、加算モードが設定されたならF1+ΔF=F2の
演算を行い、スルーモードが設定されたならΔF=F2
とする。The main signal frequency F1 and the difference signal frequency ΔF held in the two latches are input to the addition/subtraction circuit. Although not particularly limited, this addition/subtraction circuit has an addition operation, a subtraction operation, or a function of directly passing through and outputting the input signal on the difference signal frequency ΔF side, depending on the operation mode set by an operation panel (not shown). For example, if the addition/subtraction circuit is set to subtraction mode, it will calculate Fl-ΔF=F2, if addition mode is set, it will calculate F1+ΔF=F2, and if through mode is set, it will calculate ΔF=F2.
shall be.
上記主信号周波数ラッチに保持された主信号周波数Fl
は、主信号発生器に入力され、ここで上記ディジタル信
号の形態で設定された主信号周波数F1に対応した周波
数を持つアナログ信号形態としての主信号f1が形成さ
れる。Main signal frequency Fl held in the main signal frequency latch
is input to a main signal generator, where a main signal f1 is formed in the form of an analog signal having a frequency corresponding to the main signal frequency F1 set in the form of the digital signal.
上記加減算回路により形成された副信号周波数F2は、
副信号発生器に入力され、ここで上記ディジタル信号の
形態で演算されて形成された副信号周波数F2に対応し
た周波数を持つアナログ信号形態としての主信号f2が
形成される。The sub signal frequency F2 formed by the above addition/subtraction circuit is
The main signal f2 is inputted to the sub-signal generator and is formed as an analog signal having a frequency corresponding to the sub-signal frequency F2 calculated and formed in the form of the digital signal.
第2図には、上記の信号発生器を用いた2信号周波数設
定フローチャート図が示されている。FIG. 2 shows a two-signal frequency setting flowchart using the above signal generator.
初期設定として、差信号周波数ΔFを設定してタイミン
グ信号C2に同期して入力すると、それが差信号周波数
ラッチ回路に保持される。As an initial setting, when the difference signal frequency ΔF is set and input in synchronization with the timing signal C2, it is held in the difference signal frequency latch circuit.
次に、主信号周波数F1を設定してタイミング信号CI
に同期して入力すると、それが主信号周波数ランチに取
り込まれ、一方において主信号発生器に伝えられ、ここ
で主信号周波数Flに対応した周波数を持つ主信号fl
が形成されて出力される。また、主信号周波数ラッチに
取り込まれた主信号周波数F1と上記差信号周波数ラッ
チに取り込まれている差信号周波数ΔFとは、加減算回
路に供給される。ここで、上記のように動作モードに応
じて加算又は減算された副信号周波数信号F2が副信号
発生器に供給され、それに対応した周波数信号f2が形
成されて出力される。Next, set the main signal frequency F1 and set the timing signal CI.
When it is input in synchronization with the main signal frequency Fl, it is taken into the main signal frequency launch, and on the other hand, it is transmitted to the main signal generator, where the main signal fl having a frequency corresponding to the main signal frequency Fl is generated.
is formed and output. Further, the main signal frequency F1 captured in the main signal frequency latch and the difference signal frequency ΔF captured in the difference signal frequency latch are supplied to an addition/subtraction circuit. Here, the sub-signal frequency signal F2 added or subtracted according to the operation mode as described above is supplied to the sub-signal generator, and a corresponding frequency signal f2 is formed and output.
したがって、前記のような周波数変換機能を持つ被測定
回路に対して、上記のような2つの周波数信号flとf
2が供給されて、その特性測定が行われる。Therefore, for the circuit under test having the frequency conversion function as described above, the two frequency signals fl and f as described above are
2 is supplied and its characteristics are measured.
周波数の掃引を行うときには、上記主信号周波数F1の
設定ステップまで戻り、次の更新された主信号周波数F
1が設定される。以下、同様な動作の繰り返しにより、
主信号f1の掃引に対応した副信号f2を自動的に発生
させ上記の特性測定が行われる。When performing a frequency sweep, return to the step of setting the main signal frequency F1 above and select the next updated main signal frequency F1.
1 is set. By repeating the same operation,
The above characteristic measurement is performed by automatically generating the sub signal f2 corresponding to the sweep of the main signal f1.
この実施例では、上記主信号発生器のみを用いた場合に
は、従来と同様な1つの周波数信号を形成する標準信号
発生器として動作する。また、上記のように副信号光発
生器を備えていることから加減算回路をスルーモードに
設定すると、以下のような動作を行わせることができる
。すなわち、加減算回路をスルーモードとすると、差信
号周波数ラッチに保持された差信号周波数ΔFに対応し
た周波数を持つ周波数信号f2を形成することができる
。この場合、上記差信号周波数ランチに保持された差信
号周波数ΔFは、上記のような主信号F1に対応した差
信号ではなく、出力したい独立した周波数である。この
実施例の信号発生器では、上記のようなスルーモードを
設定することにより、上記2つのランチ回路に設定した
周波数情報に従ってそれぞれ独立に形成される2つの周
波数を得ることができる。In this embodiment, when only the main signal generator is used, it operates as a standard signal generator that generates one frequency signal as in the prior art. Further, since the sub-signal light generator is provided as described above, when the addition/subtraction circuit is set to the through mode, the following operations can be performed. That is, when the addition/subtraction circuit is set to the through mode, it is possible to form a frequency signal f2 having a frequency corresponding to the difference signal frequency ΔF held in the difference signal frequency latch. In this case, the difference signal frequency ΔF held in the difference signal frequency launch is not a difference signal corresponding to the main signal F1 as described above, but is an independent frequency that is desired to be output. In the signal generator of this embodiment, by setting the through mode as described above, it is possible to obtain two frequencies that are generated independently according to the frequency information set in the two launch circuits.
第3図には、上記主信号発生器又は副信号発生器の一実
施例の概略ブロック図が示されている。FIG. 3 shows a schematic block diagram of one embodiment of the main signal generator or sub-signal generator.
この実施例では、基準周波数発振回路、位相比較回路、
電圧制御型発振回路及び可変分周回路から構成されるP
LL回路が用いられる。すなわち、基準周波数発振回路
により形成された基準周波数信号foと可変分周回路の
分周出力信号[olとは位相比較回路に供給される。位
相比較回路は、上記2つの信号foとfo’との位相差
(周波数差)に対応した制御電圧VCを発生し、上記電
圧制御型発振回路の発振周波数f1又はF2の制御を行
う。上記可変分周回路は、上記発振周波数f1又はF2
を1/Nに分周する。したがって、上記両信号foとf
o”との位相が合致したPLLロック状態では、発振周
波数f1又はF2はN−foになる。上記可変分周回路
の分周比Nを、上記主信号周波数F1、副信号周波数F
2に対応させて変化させることにより、これらのディジ
タル信号F1、F2に対応した発振周波数f1又はF2
を得ることができる。なお、上記位相比較回路には、位
相比較出力を平滑して制御電圧VCを形成するロウバス
フィルタを含むものと理解されたい。In this embodiment, a reference frequency oscillation circuit, a phase comparison circuit,
P consists of a voltage controlled oscillator circuit and a variable frequency divider circuit.
A LL circuit is used. That is, the reference frequency signal fo generated by the reference frequency oscillation circuit and the frequency-divided output signal [ol of the variable frequency divider circuit are supplied to the phase comparator circuit. The phase comparison circuit generates a control voltage VC corresponding to the phase difference (frequency difference) between the two signals fo and fo', and controls the oscillation frequency f1 or F2 of the voltage-controlled oscillation circuit. The variable frequency dividing circuit has the oscillation frequency f1 or F2.
Divide the frequency by 1/N. Therefore, both the above signals fo and f
In the PLL locked state where the phase matches with "O", the oscillation frequency f1 or F2 becomes N-fo.The frequency division ratio N of the variable frequency divider circuit is set by
By changing the oscillation frequency f1 or F2 corresponding to these digital signals F1 and F2,
can be obtained. It should be understood that the phase comparison circuit includes a low-pass filter that smoothes the phase comparison output to form the control voltage VC.
上記各回路は、それぞれの入力信号Fl、F2及び出力
信号fl、f2に応じて2回分設けられる。ただし、基
準周波数発振回路は共通化され、同じ基準周波数信号f
oが用いられる。これにより、回路の簡素化と相対的な
周波数設定精度を高(できる。Each of the above circuits is provided twice in accordance with the respective input signals Fl, F2 and output signals fl, f2. However, the reference frequency oscillation circuit is shared, and the same reference frequency signal f
o is used. This makes it possible to simplify the circuit and increase relative frequency setting accuracy.
なお、上記のような主及び副信号発生回路の具体的構成
は、前記の従来のシンセサイズド標準信号発生回路の回
路をそのまま利用するものであってもよい。Note that the specific configuration of the main and sub signal generation circuits as described above may be the same as the conventional synthesized standard signal generation circuit described above.
また、この実施例の信号発生器は、2つの標準信号発生
器から構成されてもよい。すなわち、−方の標準信号発
生器にはそれに設定されたディジタル信号を外部に送出
させる機能を持たせ、他方の標準周波数発生器には、上
記外部ディジタル入力機能と前記加減算動作を行う演算
回路を搭載して置き、選択的にその演算結果に従った周
波数信号を発生させるようにするものであってもよい。The signal generator of this embodiment may also be composed of two standard signal generators. That is, the standard signal generator on the negative side is provided with a function to send out the set digital signal to the outside, and the other standard frequency generator is provided with the external digital input function and an arithmetic circuit that performs the addition and subtraction operations. It may be installed onboard and selectively generate a frequency signal according to the calculation result.
これらの標準信号発生回路は、通常の特性試験ではそれ
ぞれ独立して用いることができる。そして、前記のよう
な関連する2信号を発生するときには、信号ケーブル等
により接続して前記第1図と同様な構成とする。このた
め、例えば上記一方の標準信号発赤器をAタイプとし、
他方の信号発生器をBタイプとする等の区別を付けてお
くことが望ましい。These standard signal generation circuits can be used independently in normal characteristic tests. When two related signals as described above are generated, they are connected by a signal cable or the like to form a structure similar to that shown in FIG. 1 above. For this reason, for example, one of the standard signal generators mentioned above is set to type A,
It is desirable to make a distinction such as making the other signal generator a B type.
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、
(11主信号を設定するディジタル周波数情報とディジ
タル差信号とを受けて加算又は減算動作を行うディジタ
ル演算回路と、上記主信号の周波数情報と演算回路の出
力情報にそれぞれ対応した周波数信号を出力する主信号
発生器と副信号発生器を設けることにより、最初に差信
号を入力するだけで、主信号の周波数情報に対応した主
信号と、それと一定差の周波数を持つ副信号を簡単に形
成することができるという効果が得られる。The effects obtained from the above examples are as follows. That is, (11) a digital arithmetic circuit that receives digital frequency information for setting the main signal and a digital difference signal and performs an addition or subtraction operation, and a frequency signal corresponding to the frequency information of the main signal and the output information of the arithmetic circuit, respectively. By providing a main signal generator and a sub-signal generator to output, you can easily generate a main signal corresponding to the frequency information of the main signal and a sub-signal having a frequency with a certain difference by simply inputting the difference signal first. The effect is that it can be formed.
(2)上記(1)により、周波数変換機能を持つIC等
のデバイスの特性測定が単時間でしかも高信頼性の下に
行うことができるという効果が得られる。(2) According to (1) above, it is possible to obtain the effect that the characteristics of a device such as an IC having a frequency conversion function can be measured in a short period of time and with high reliability.
(3)加減算回路の動作モードにスルーモードを設ける
ことにより、副信号発生器から独立した周波数信号も出
力させることができるという効果が得られる。(3) By providing a through mode as the operation mode of the addition/subtraction circuit, an effect can be obtained in that an independent frequency signal can also be output from the sub-signal generator.
以上本願発明者によりなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、主信号周波数
と差信号周波数とはそれぞれに対応したスイッチ等の入
力手段を設けてもよい。この場合には、第1のラッチ回
路を省略できる。差信号は、複数信号分をメモリ回路に
記憶させておいて、そのアドレス指定により加減算回路
に入力される差信号を取り出すものであってもよい、ま
た、上記ディジタル信号に指定された周波数信号を形成
する信号発生器の具体的構成は、種々の実施形態を採る
ことができるものである。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above-mentioned Examples, and it goes without saying that various changes can be made without departing from the gist thereof. Nor. For example, input means such as switches may be provided for the main signal frequency and the difference signal frequency, respectively. In this case, the first latch circuit can be omitted. The difference signal may be one in which a plurality of signals are stored in a memory circuit, and the difference signal inputted to the addition/subtraction circuit is extracted by specifying the address.Also, the frequency signal specified in the digital signal may be The specific configuration of the signal generator to be formed can take various embodiments.
この発明は、信号発生器として広く利用することができ
る。This invention can be widely used as a signal generator.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、主信号を設定するディジタル周波数情報と
ディジタル差信号とを受けて加算又は減算動作を行うデ
ィジタル演算回路と、上記主信号の周波数情報と演算回
路の出力情報にそれぞれ対応した周波数信号を出力する
主信号発生器と副信号発生器を設けることにより、最初
に差信号を入力するだけで、主信号の周波数情報に対応
した主信号と、それと一定差の周波数を持つ副信号を簡
単に形成することができる。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows. That is, a digital arithmetic circuit that receives digital frequency information for setting the main signal and a digital difference signal and performs an addition or subtraction operation, and outputs frequency signals corresponding to the frequency information of the main signal and the output information of the arithmetic circuit, respectively. By providing a main signal generator and a sub-signal generator, you can easily generate a main signal corresponding to the frequency information of the main signal and a sub-signal with a fixed frequency difference by simply inputting the difference signal first. be able to.
第1図は、この発明に係る信号発生器の一実施例を示す
ブロック図、
第2図は、上記の信号発生器を用いた2信号周波数設定
の一実施例を示すフローチャート図、第3図は、主信号
発生器又は副信号発生器の一実施例を示す概略ブロック
図である。
Fl・・主信号周波数、ΔF・・差信号周波数、C1,
C2・・タイミング信号、F2・・副信号周波数、fl
・・主信号周波数信号、f2・・副信号周波数信号、f
O・・基準周波数信号、VC・・制御電圧、fo’・・
分周出力FIG. 1 is a block diagram showing an embodiment of a signal generator according to the present invention, FIG. 2 is a flowchart showing an embodiment of two-signal frequency setting using the above signal generator, and FIG. 1 is a schematic block diagram illustrating one embodiment of a main signal generator or a sub signal generator; FIG. Fl...Main signal frequency, ΔF...Difference signal frequency, C1,
C2...Timing signal, F2...Sub signal frequency, fl
...Main signal frequency signal, f2...Sub signal frequency signal, f
O...Reference frequency signal, VC...Control voltage, fo'...
Divided output
Claims (1)
ル差信号とを受けて加算又は減算動作を行うディジタル
演算回路と、上記主信号の周波数情報と演算回路の演算
出力情報とのそれぞれ対応した周波数信号を出力する主
信号発生器と副信号発生器とを含むことを特徴とする信
号発生器。 2、上記主信号を設定する周波数情報と差信号とは、そ
れぞれに対応したタイミング信号に同期して時分割的に
入力され、それぞれに対応して設けられるラッチ回路に
保持されるものであることを特徴とする特許請求の範囲
第1項記載の信号発生器。 3、上記主信号の周波数情報は、掃引されるものである
ことを特徴とする特許請求の範囲第1又は第2項記載の
信号発生器。[Claims] 1. A digital arithmetic circuit that receives digital frequency information for setting the main signal and a digital difference signal and performs an addition or subtraction operation; A signal generator comprising a main signal generator and a sub-signal generator, each of which outputs a corresponding frequency signal. 2. The frequency information and difference signal for setting the above-mentioned main signal shall be inputted in a time-division manner in synchronization with the corresponding timing signals and held in latch circuits provided corresponding to each. A signal generator according to claim 1, characterized in that: 3. The signal generator according to claim 1 or 2, wherein the frequency information of the main signal is swept.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005551A JPH03210819A (en) | 1990-01-12 | 1990-01-12 | signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005551A JPH03210819A (en) | 1990-01-12 | 1990-01-12 | signal generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03210819A true JPH03210819A (en) | 1991-09-13 |
Family
ID=11614331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005551A Pending JPH03210819A (en) | 1990-01-12 | 1990-01-12 | signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03210819A (en) |
-
1990
- 1990-01-12 JP JP2005551A patent/JPH03210819A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010128Y2 (en) | frequency synthesizer | |
| KR950007299A (en) | PLL frequency synthesizer and PLL frequency synthesis method for fast lockup and high oscillation | |
| JP4310036B2 (en) | Timing signal generation circuit and semiconductor inspection apparatus including the same | |
| US4207791A (en) | Automatic tuning device | |
| JPH04356804A (en) | Method and device for synthesizing digital signal | |
| JPH04363922A (en) | Sampling frequency converter | |
| US3472116A (en) | Device for producing frequency intervals for tuning musical instruments | |
| KR100464933B1 (en) | Fully digital clock synthesizer | |
| US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
| US4144572A (en) | Accurate phase-measuring system using arithmetic synthesis | |
| KR960006293A (en) | Transmission system and phase locked loop with phase locked loop | |
| JP2649823B2 (en) | A time standard device with remarkably constant stability for short- and long-term time measurements | |
| JPH03210819A (en) | signal generator | |
| JP2627758B2 (en) | Signal generator | |
| JP2668546B2 (en) | Analog-digital hybrid IC tester | |
| JPH10322200A (en) | Phase lock detection circuit | |
| JP2628182B2 (en) | Test equipment for analog-digital hybrid IC | |
| AU674444B2 (en) | Phase detector | |
| JP3527593B2 (en) | Phased locked loop circuit | |
| JP2543514B2 (en) | Timing signal generator | |
| JPH06148245A (en) | Apparatus of measuring constant of circuit element | |
| JPH06209216A (en) | Signal generator | |
| KR0141689B1 (en) | High Speed PLL Frequency Synthesis Circuit | |
| JPH0783263B2 (en) | Digital signal generator | |
| SU1125763A2 (en) | Clock synchronizing signal analyser |