JPH03210819A - 信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号発生器に関し、任意の一定の周波数差
を持った２つの周波数を連続的に変化させる測定項目を
持つ測定装置に利用して有効な技術に関するものである
。

〔従来の技術〕

通信機器やオーディオ機器の特性評価に用いられる信号
発生器として、単一信号出力のシンセサイズド標準信号
発生器がある。

〔発明が解決しようとする課題〕

周波数変換機能を有するＩＣの周波数特性等を測定する
にあたり、２つの高周波数信号を一定差を持って連続的
に変化させる必要が生じた。上記のような従来の信号発
生器を２つ用いて、上記２つの高周波数信号を形成する
ことができる。しかし、２つの信号を独立に制御するも
のであるため、周波数の設定に手間がかかり、短時間で
の特性測定が困難であるとともに、周波数設定ミスによ
り誤った特性評価を行う虞れがあり特性評価の信頼性に
も問題がある。

この発明の目的は、周波数変換機能を持つＩＣの測定等
に便利な新規な機能を持つ信号発生器を提供することに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、主信号を設定するディジタル周波数情報とデ
ィジタル差信号とを受けて加算又は減算動作を行うディ
ジタル演算回路と、上記主信号の周波数情報と演算回路
の出力情報にそれぞれ対応した周波数信号を出力する主
信号発生器と副信号発生器を設ける。

〔実施例〕

第１図には、この発明に係る信号発生器の一実施例のブ
ロック図が示されている。

図外の操作パネルのスイッチ等により形成されたディジ
タル信号としての主信号周波数信号Ｆ１と、差信号周波
数ΔＦとはそれぞれのタイミング信号ＣＩ、Ｃ２により
同期して入力される。主信号周波数ラッチは、上記タイ
ミング信号Ｃ１に同期して入力された主信号周波数信号
Ｆ１を取り込み保持する。差信号周波数ランチは、上記
タイミング信号Ｃ２に同期して入力された差信号周波数
ΔＦを取り込み保持する。

上記２つのラッチに保持された主信号周波数Ｆ１と差信
号周波数ΔＦとは、加減算回路に入力される。特に制限
されないが、この加減算回路は、図外の操作パネルによ
り設定された動作モードにより、加算動作又は減算動作
あるいは、差信号周波数ΔＦ側の入力信号をそのままス
ルーして出力させる機能を持つ。例えば、加減算回路が
減算モードが設定されたならＦｌ−ΔＦ＝Ｆ２の演算を
行い、加算モードが設定されたならＦ１＋ΔＦ＝Ｆ２の
演算を行い、スルーモードが設定されたならΔＦ＝Ｆ２
とする。

上記主信号周波数ラッチに保持された主信号周波数Ｆｌ
は、主信号発生器に入力され、ここで上記ディジタル信
号の形態で設定された主信号周波数Ｆ１に対応した周波
数を持つアナログ信号形態としての主信号ｆ１が形成さ
れる。

上記加減算回路により形成された副信号周波数Ｆ２は、
副信号発生器に入力され、ここで上記ディジタル信号の
形態で演算されて形成された副信号周波数Ｆ２に対応し
た周波数を持つアナログ信号形態としての主信号ｆ２が
形成される。

第２図には、上記の信号発生器を用いた２信号周波数設
定フローチャート図が示されている。

初期設定として、差信号周波数ΔＦを設定してタイミン
グ信号Ｃ２に同期して入力すると、それが差信号周波数
ラッチ回路に保持される。

次に、主信号周波数Ｆ１を設定してタイミング信号ＣＩ
に同期して入力すると、それが主信号周波数ランチに取
り込まれ、一方において主信号発生器に伝えられ、ここ
で主信号周波数Ｆｌに対応した周波数を持つ主信号ｆｌ
が形成されて出力される。また、主信号周波数ラッチに
取り込まれた主信号周波数Ｆ１と上記差信号周波数ラッ
チに取り込まれている差信号周波数ΔＦとは、加減算回
路に供給される。ここで、上記のように動作モードに応
じて加算又は減算された副信号周波数信号Ｆ２が副信号
発生器に供給され、それに対応した周波数信号ｆ２が形
成されて出力される。

したがって、前記のような周波数変換機能を持つ被測定
回路に対して、上記のような２つの周波数信号ｆｌとｆ
２が供給されて、その特性測定が行われる。

周波数の掃引を行うときには、上記主信号周波数Ｆ１の
設定ステップまで戻り、次の更新された主信号周波数Ｆ
１が設定される。以下、同様な動作の繰り返しにより、
主信号ｆ１の掃引に対応した副信号ｆ２を自動的に発生
させ上記の特性測定が行われる。

この実施例では、上記主信号発生器のみを用いた場合に
は、従来と同様な１つの周波数信号を形成する標準信号
発生器として動作する。また、上記のように副信号光発
生器を備えていることから加減算回路をスルーモードに
設定すると、以下のような動作を行わせることができる
。すなわち、加減算回路をスルーモードとすると、差信
号周波数ラッチに保持された差信号周波数ΔＦに対応し
た周波数を持つ周波数信号ｆ２を形成することができる
。この場合、上記差信号周波数ランチに保持された差信
号周波数ΔＦは、上記のような主信号Ｆ１に対応した差
信号ではなく、出力したい独立した周波数である。この
実施例の信号発生器では、上記のようなスルーモードを
設定することにより、上記２つのランチ回路に設定した
周波数情報に従ってそれぞれ独立に形成される２つの周
波数を得ることができる。

第３図には、上記主信号発生器又は副信号発生器の一実
施例の概略ブロック図が示されている。

この実施例では、基準周波数発振回路、位相比較回路、
電圧制御型発振回路及び可変分周回路から構成されるＰ
ＬＬ回路が用いられる。すなわち、基準周波数発振回路
により形成された基準周波数信号ｆｏと可変分周回路の
分周出力信号［ｏｌとは位相比較回路に供給される。位
相比較回路は、上記２つの信号ｆｏとｆｏ’との位相差
（周波数差）に対応した制御電圧ＶＣを発生し、上記電
圧制御型発振回路の発振周波数ｆ１又はＦ２の制御を行
う。上記可変分周回路は、上記発振周波数ｆ１又はＦ２
を１／Ｎに分周する。したがって、上記両信号ｆｏとｆ
ｏ”との位相が合致したＰＬＬロック状態では、発振周
波数ｆ１又はＦ２はＮ−ｆｏになる。上記可変分周回路
の分周比Ｎを、上記主信号周波数Ｆ１、副信号周波数Ｆ
２に対応させて変化させることにより、これらのディジ
タル信号Ｆ１、Ｆ２に対応した発振周波数ｆ１又はＦ２
を得ることができる。なお、上記位相比較回路には、位
相比較出力を平滑して制御電圧ＶＣを形成するロウバス
フィルタを含むものと理解されたい。

上記各回路は、それぞれの入力信号Ｆｌ、Ｆ２及び出力
信号ｆｌ、ｆ２に応じて２回分設けられる。ただし、基
準周波数発振回路は共通化され、同じ基準周波数信号ｆ
ｏが用いられる。これにより、回路の簡素化と相対的な
周波数設定精度を高（できる。

なお、上記のような主及び副信号発生回路の具体的構成
は、前記の従来のシンセサイズド標準信号発生回路の回
路をそのまま利用するものであってもよい。

また、この実施例の信号発生器は、２つの標準信号発生
器から構成されてもよい。すなわち、−方の標準信号発
生器にはそれに設定されたディジタル信号を外部に送出
させる機能を持たせ、他方の標準周波数発生器には、上
記外部ディジタル入力機能と前記加減算動作を行う演算
回路を搭載して置き、選択的にその演算結果に従った周
波数信号を発生させるようにするものであってもよい。

これらの標準信号発生回路は、通常の特性試験ではそれ
ぞれ独立して用いることができる。そして、前記のよう
な関連する２信号を発生するときには、信号ケーブル等
により接続して前記第１図と同様な構成とする。このた
め、例えば上記一方の標準信号発赤器をＡタイプとし、
他方の信号発生器をＢタイプとする等の区別を付けてお
くことが望ましい。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１１主信号を設定するディジタル周波数情報とディジ
タル差信号とを受けて加算又は減算動作を行うディジタ
ル演算回路と、上記主信号の周波数情報と演算回路の出
力情報にそれぞれ対応した周波数信号を出力する主信号
発生器と副信号発生器を設けることにより、最初に差信
号を入力するだけで、主信号の周波数情報に対応した主
信号と、それと一定差の周波数を持つ副信号を簡単に形
成することができるという効果が得られる。

（２）上記（１）により、周波数変換機能を持つＩＣ等
のデバイスの特性測定が単時間でしかも高信頼性の下に
行うことができるという効果が得られる。

（３）加減算回路の動作モードにスルーモードを設ける
ことにより、副信号発生器から独立した周波数信号も出
力させることができるという効果が得られる。

以上本願発明者によりなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、主信号周波数
と差信号周波数とはそれぞれに対応したスイッチ等の入
力手段を設けてもよい。この場合には、第１のラッチ回
路を省略できる。差信号は、複数信号分をメモリ回路に
記憶させておいて、そのアドレス指定により加減算回路
に入力される差信号を取り出すものであってもよい、ま
た、上記ディジタル信号に指定された周波数信号を形成
する信号発生器の具体的構成は、種々の実施形態を採る
ことができるものである。

この発明は、信号発生器として広く利用することができ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、主信号を設定するディジタル周波数情報と
ディジタル差信号とを受けて加算又は減算動作を行うデ
ィジタル演算回路と、上記主信号の周波数情報と演算回
路の出力情報にそれぞれ対応した周波数信号を出力する
主信号発生器と副信号発生器を設けることにより、最初
に差信号を入力するだけで、主信号の周波数情報に対応
した主信号と、それと一定差の周波数を持つ副信号を簡
単に形成することができる。

【図面の簡単な説明】

第１図は、この発明に係る信号発生器の一実施例を示す
ブロック図、 第２図は、上記の信号発生器を用いた２信号周波数設定
の一実施例を示すフローチャート図、第３図は、主信号
発生器又は副信号発生器の一実施例を示す概略ブロック
図である。 Ｆｌ・・主信号周波数、ΔＦ・・差信号周波数、Ｃ１，
Ｃ２・・タイミング信号、Ｆ２・・副信号周波数、ｆｌ
・・主信号周波数信号、ｆ２・・副信号周波数信号、ｆ
Ｏ・・基準周波数信号、ＶＣ・・制御電圧、ｆｏ’・・
分周出力

Claims (1)

1. 【特許請求の範囲】 １、主信号を設定するディジタル周波数情報とディジタ
   ル差信号とを受けて加算又は減算動作を行うディジタル
   演算回路と、上記主信号の周波数情報と演算回路の演算
   出力情報とのそれぞれ対応した周波数信号を出力する主
   信号発生器と副信号発生器とを含むことを特徴とする信
   号発生器。 ２、上記主信号を設定する周波数情報と差信号とは、そ
   れぞれに対応したタイミング信号に同期して時分割的に
   入力され、それぞれに対応して設けられるラッチ回路に
   保持されるものであることを特徴とする特許請求の範囲
   第１項記載の信号発生器。 ３、上記主信号の周波数情報は、掃引されるものである
   ことを特徴とする特許請求の範囲第１又は第２項記載の
   信号発生器。