JPH03211472A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH03211472A JPH03211472A JP2007444A JP744490A JPH03211472A JP H03211472 A JPH03211472 A JP H03211472A JP 2007444 A JP2007444 A JP 2007444A JP 744490 A JP744490 A JP 744490A JP H03211472 A JPH03211472 A JP H03211472A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- potential
- node
- power supply
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧が印加されたことを検出する電源電圧
検出回路に関するものである。
検出回路に関するものである。
従来の技術
半導体集積回路において、電源を立ち上げた際に動作が
不安定となり、そのため初期出力が確定されない回路が
ある。場合によってはこの回路の初期出力を確定させる
必要がある。
不安定となり、そのため初期出力が確定されない回路が
ある。場合によってはこの回路の初期出力を確定させる
必要がある。
第５図はこのような確定しない初期出力を有する回路に
出力確定用制御信号を供給する電源電圧検出回路のＭＯ
８型電界効果トランジスタを用いた従来例である。
出力確定用制御信号を供給する電源電圧検出回路のＭＯ
８型電界効果トランジスタを用いた従来例である。
第５図において、３３．３４は抵抗、３５．３６はＰチ
ャネル型のＭＯ８型電界効果トランジスタ（以下Ｐ型Ｍ
Ｏ３ＦＥＴと記す）、３７．３８゜３９はＮチャネル型
のＭＯ８型電界効果トランジスタ（以下Ｎ型ＭＯ８ＦＥ
Ｔと記す）、５０はコンパレータ、５１．５２はコンパ
レータ５０の入力端子、５３はコンパレータ５０の出力
端子、６０は波形整形用増幅器であり、６１は波形整形
用増幅器６０の出力端子である。
ャネル型のＭＯ８型電界効果トランジスタ（以下Ｐ型Ｍ
Ｏ３ＦＥＴと記す）、３７．３８゜３９はＮチャネル型
のＭＯ８型電界効果トランジスタ（以下Ｎ型ＭＯ８ＦＥ
Ｔと記す）、５０はコンパレータ、５１．５２はコンパ
レータ５０の入力端子、５３はコンパレータ５０の出力
端子、６０は波形整形用増幅器であり、６１は波形整形
用増幅器６０の出力端子である。
以上のように構成された従来の電源電圧検出回路につい
て、以下その動作を説明する。
て、以下その動作を説明する。
第５図において、抵抗３３．３４は電源電位ＶＯＯと接
地電位ＶＳＳ間に直列に接続され、これらによって電源
電位ＶＤＤを分圧した基準電位をコンパレータ５０の入
力端子５１に供給する。Ｐ型ＭＯ８ＦＥＴ３５．３６及
びＮ型ＭＯ５ＦＥＴ３７゜３８．３９はカレントミラー
回路構成され、Ｎ型ＭＯ３ＦＥＴ３９のドレイン電位を
コンパレータ５゜の入力端子５２に供給する。コンパレ
ータ５ｏの入力端子５２に入力される電圧値は、電源電
位ＶＤＤがある値より高くなり、Ｐ型ＭＯ８ＦＥＴ３６
゜Ｎ型Ｍ ＯＳ Ｆ Ｅ Ｔ ３７ 、３９に電流が流
れる状態においては、Ｎ型ＭＯ８ＦＥＴのしきい値電圧
をＶＴＮ、 Ｐ型ＭＯ８ＦＥＴのしきい値をｖＴＰとす
ると、はぼＶＤＤ−ＩＶＴＰＩ−ｌＶｒＮｌニ１ｔｆｓ
ｋ定される。
地電位ＶＳＳ間に直列に接続され、これらによって電源
電位ＶＤＤを分圧した基準電位をコンパレータ５０の入
力端子５１に供給する。Ｐ型ＭＯ８ＦＥＴ３５．３６及
びＮ型ＭＯ５ＦＥＴ３７゜３８．３９はカレントミラー
回路構成され、Ｎ型ＭＯ３ＦＥＴ３９のドレイン電位を
コンパレータ５゜の入力端子５２に供給する。コンパレ
ータ５ｏの入力端子５２に入力される電圧値は、電源電
位ＶＤＤがある値より高くなり、Ｐ型ＭＯ８ＦＥＴ３６
゜Ｎ型Ｍ ＯＳ Ｆ Ｅ Ｔ ３７ 、３９に電流が流
れる状態においては、Ｎ型ＭＯ８ＦＥＴのしきい値電圧
をＶＴＮ、 Ｐ型ＭＯ８ＦＥＴのしきい値をｖＴＰとす
ると、はぼＶＤＤ−ＩＶＴＰＩ−ｌＶｒＮｌニ１ｔｆｓ
ｋ定される。
第６図に電源電圧に対するコンパレータ５ｏの各入力端
子電位の温度依存性を示す。電源電圧ＶＤＤを上げてい
き、ある値（以降リセット解除電圧値と記す）に達する
と、コンパレータ５ｏの入力端子５２に入力される入力
信号の電圧値が入力端子５１に入力される入力信号の電
圧値より大きくなり、コンパレータ５０の出力端子５３
の出力値が変化する。その出力信号は増幅器６０により
増幅されて出力端子６１から出力される。電源電圧印加
により半導体装置中の各回路に初期出力値を決定させる
リセット信号が加わり、出力端子６１の出力変化により
リセットが解除される。
子電位の温度依存性を示す。電源電圧ＶＤＤを上げてい
き、ある値（以降リセット解除電圧値と記す）に達する
と、コンパレータ５ｏの入力端子５２に入力される入力
信号の電圧値が入力端子５１に入力される入力信号の電
圧値より大きくなり、コンパレータ５０の出力端子５３
の出力値が変化する。その出力信号は増幅器６０により
増幅されて出力端子６１から出力される。電源電圧印加
により半導体装置中の各回路に初期出力値を決定させる
リセット信号が加わり、出力端子６１の出力変化により
リセットが解除される。
発明が解決しようとする課題
前記従来の構成では、入力端子５２に入力される出力値
が電源電圧及びＰ型ＭＯ８ＦＥＴのしきい値電圧とＮ型
ＭＯ８ＦＥＴのしきい値電圧によって決まるためにしき
い値電圧の温度依存性がそのまま反映される。第６図に
示すように高温時にはしきい値電圧は小さくなり、出力
端子５３にリセット解除信号を出力するときのリセット
解除電圧値が設定値より小さくなり、パルス幅が狭くリ
セットパルスとして認識されない場合がある。
が電源電圧及びＰ型ＭＯ８ＦＥＴのしきい値電圧とＮ型
ＭＯ８ＦＥＴのしきい値電圧によって決まるためにしき
い値電圧の温度依存性がそのまま反映される。第６図に
示すように高温時にはしきい値電圧は小さくなり、出力
端子５３にリセット解除信号を出力するときのリセット
解除電圧値が設定値より小さくなり、パルス幅が狭くリ
セットパルスとして認識されない場合がある。
本発明は上記問題点を解決するもので、リセット解除電
圧値の温度依存性を小さくすることを目的とする。
圧値の温度依存性を小さくすることを目的とする。
課題を解決するための手段
この目的を達成するために本発明の電源電圧検出回路は
コンパレータのどちらが一方の入力端子に入力する電圧
を決めるのに、ダイオードと抵抗を用い、しきい値電圧
の温度依存性と移動度の温度依存性とを相殺させる構成
になっている。
コンパレータのどちらが一方の入力端子に入力する電圧
を決めるのに、ダイオードと抵抗を用い、しきい値電圧
の温度依存性と移動度の温度依存性とを相殺させる構成
になっている。
作用
この構成にすればコンパレータの入力電圧は温度依存性
を持たず、コンパレータの出力であるところのリセット
パルスも温度依存性を持たない。
を持たず、コンパレータの出力であるところのリセット
パルスも温度依存性を持たない。
実施例
以下本発明の実施例について図面にもとづいて説明する
。第１図は、本発明の一実施例であり、ダイオード手段
としてドレインとゲートを接続したＭＯＳＦＥＴを用い
た場合を示す。
。第１図は、本発明の一実施例であり、ダイオード手段
としてドレインとゲートを接続したＭＯＳＦＥＴを用い
た場合を示す。
第１図において電源電位ｖＤＤと接地電位ＶＳＳの間を
第１のノード１を介してＭＯ８ＦＥＴＩＩと抵抗１２を
直列接続し、また第２のノード２を介して抵抗１３と抵
抗１４を直列接続し、前記第１のノード１と前記第２の
ノード２をそれぞれコンパレータの入力端子５１および
５２に接続し、コンパレータ結果を波形整形用増幅器５
０を通して出力する構成である。第２図は電源電圧に対
する前記ノード１の温度依存性を示す。
第１のノード１を介してＭＯ８ＦＥＴＩＩと抵抗１２を
直列接続し、また第２のノード２を介して抵抗１３と抵
抗１４を直列接続し、前記第１のノード１と前記第２の
ノード２をそれぞれコンパレータの入力端子５１および
５２に接続し、コンパレータ結果を波形整形用増幅器５
０を通して出力する構成である。第２図は電源電圧に対
する前記ノード１の温度依存性を示す。
第３図は、電源電圧に対する前記コンパレータ５０の各
入力端子電位の温度依存性を示す。
入力端子電位の温度依存性を示す。
以下第１図、第２図及び第３図を用いて、本発明の電源
電圧検出回路の動作を説明する。
電圧検出回路の動作を説明する。
電源電圧ＶＤＤが接地電位からＭＯＳＦＥＴのしきい値
電圧に達するまではＭＯＳＦＥＴは非導通状態で、第１
のノード１の電圧は、電源電圧ｖＤＤである。また第２
のノード２は抵抗１３と抵抗１４とに分圧された電位に
なる。
電圧に達するまではＭＯＳＦＥＴは非導通状態で、第１
のノード１の電圧は、電源電圧ｖＤＤである。また第２
のノード２は抵抗１３と抵抗１４とに分圧された電位に
なる。
電源電圧ＶＤＤがＭＯＳＦＥＴのしきい値電圧以上にな
ると、ＭＯ５ＦＥＴＩＩが導通状態となり、抵抗とＭＯ
ＳＦＥＴの飽和特性によって分圧された電位が第１のノ
ード１に出力される。
ると、ＭＯ５ＦＥＴＩＩが導通状態となり、抵抗とＭＯ
ＳＦＥＴの飽和特性によって分圧された電位が第１のノ
ード１に出力される。
電源電圧ｖＤＤに対する第１のノード１の電位は、第２
図のように、温度変化に依存しない点Ａが存在し、この
点Ａは、ＭＯ８ＦＥＴＩＩ及び抵抗１２の形状を変えれ
ば、第２図中の点線上を動くことになる。
図のように、温度変化に依存しない点Ａが存在し、この
点Ａは、ＭＯ８ＦＥＴＩＩ及び抵抗１２の形状を変えれ
ば、第２図中の点線上を動くことになる。
抵抗分圧によるノード２の電位は、温度依存性がなく、
分圧電位は抵抗の形状により自由に決定できる。電源電
圧ＶＤＤがリセット解除電圧値に達したときに、前記ノ
ード１の電位が温度依存性をもたなくなるように、ＭＯ
８ＦＥＴＩＩと抵抗１２の形状を決定し、前記ノード２
の電位も同時にノード１と同電位になるように抵抗１３
と抵抗１４との形状を決定しておく。そうすると、電源
電位ＶＤＤが大きくなり、リセット解除電圧値以上にな
ると、入力端子５１及び５２の電位の大小関係が反転す
る。コンパレータ５０の出力は、電源電圧が印加され、
リセット解除電圧に達するまでの期間、リセットパルス
を出力する。この出力は、波形整形用増幅器６０により
波形整形され、出力より他の回路にリセット信号を伝達
する。
分圧電位は抵抗の形状により自由に決定できる。電源電
圧ＶＤＤがリセット解除電圧値に達したときに、前記ノ
ード１の電位が温度依存性をもたなくなるように、ＭＯ
８ＦＥＴＩＩと抵抗１２の形状を決定し、前記ノード２
の電位も同時にノード１と同電位になるように抵抗１３
と抵抗１４との形状を決定しておく。そうすると、電源
電位ＶＤＤが大きくなり、リセット解除電圧値以上にな
ると、入力端子５１及び５２の電位の大小関係が反転す
る。コンパレータ５０の出力は、電源電圧が印加され、
リセット解除電圧に達するまでの期間、リセットパルス
を出力する。この出力は、波形整形用増幅器６０により
波形整形され、出力より他の回路にリセット信号を伝達
する。
第４図は本発明の他の実施例であり、ダイオード手段と
してドレインとゲートを接続したＰ型ＭＯ３ＦＥＴ２１
と抵抗２２により温度依存性をもたない電位をコンパレ
ータ５０の入力端子５２に与えるものであり、原理は第
１図に示した実施例と同じである。なお、以上の実施例
では、ダイオード手段としてＭＯＳＦＥＴを使用したが
、他にも、ダイオードとして動作するように接続された
バイポーラトランジスタを用いてもよい。
してドレインとゲートを接続したＰ型ＭＯ３ＦＥＴ２１
と抵抗２２により温度依存性をもたない電位をコンパレ
ータ５０の入力端子５２に与えるものであり、原理は第
１図に示した実施例と同じである。なお、以上の実施例
では、ダイオード手段としてＭＯＳＦＥＴを使用したが
、他にも、ダイオードとして動作するように接続された
バイポーラトランジスタを用いてもよい。
発明の詳細
な説明したように本発明は、電源電圧によって回路網に
制御用信号を出力する電源電圧検出回路において、リセ
ット電圧値を仕様に合わせて定めることができ、かつ温
度依存性を最小限にすることを可能にしている。
制御用信号を出力する電源電圧検出回路において、リセ
ット電圧値を仕様に合わせて定めることができ、かつ温
度依存性を最小限にすることを可能にしている。
第１図は本発明の一実施例における電源電圧検出回路の
回路図、第２図は本発明の一実施例における電源電圧検
出回路の電圧検出部のノード電位の特性図、第３図は本
発明の一実施例における電源電圧検出回路のコンパレー
タ入力端子５１．５２に入力される電圧値と電源電圧の
関係を示す特性例の電源電圧検出回路の回路図、第６図
は従来例の電源電圧検出回路のコンパレータ入力端子に
入力される電圧値と電源電圧の関係を示す特性図である
。 １１・・・・・・Ｎ型ＭＯ８ＦＥＴ、１２，１３．１４
・・・・・・抵抗、５０・・・・・・コンパレータ、６
０・・・・・・波形整形用増幅器、ＶＯＯ・・・・・・
電源電圧、５１．５２・・・・・・コンパレータの入力
端子。
回路図、第２図は本発明の一実施例における電源電圧検
出回路の電圧検出部のノード電位の特性図、第３図は本
発明の一実施例における電源電圧検出回路のコンパレー
タ入力端子５１．５２に入力される電圧値と電源電圧の
関係を示す特性例の電源電圧検出回路の回路図、第６図
は従来例の電源電圧検出回路のコンパレータ入力端子に
入力される電圧値と電源電圧の関係を示す特性図である
。 １１・・・・・・Ｎ型ＭＯ８ＦＥＴ、１２，１３．１４
・・・・・・抵抗、５０・・・・・・コンパレータ、６
０・・・・・・波形整形用増幅器、ＶＯＯ・・・・・・
電源電圧、５１．５２・・・・・・コンパレータの入力
端子。
Claims (1)
- 一方の電源端子と第１のノードとの間に順方向に接続さ
れたダイオード手段と、前記第１のノードと他方の電源
端子との間に接続された第１の抵抗手段と、前記一方の
電源端子と第２のノードとの間に接続された第２の抵抗
手段と、前記第２のノードと前記他方の電源端子との間
に接続された第３の抵抗手段と、前記第１のノードの電
位と前記第２のノードの電位の一致を検出する手段を有
し、前記第１のノードの電位が温度依存性をもたなくな
る電位に達したときに前記第２のノードの電位もその電
位となるべく前記第２の抵抗手段と前記第３の抵抗手段
の抵抗値が選択されている電源電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007444A JPH03211472A (ja) | 1990-01-17 | 1990-01-17 | 電源電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007444A JPH03211472A (ja) | 1990-01-17 | 1990-01-17 | 電源電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211472A true JPH03211472A (ja) | 1991-09-17 |
Family
ID=11666017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007444A Pending JPH03211472A (ja) | 1990-01-17 | 1990-01-17 | 電源電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211472A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009079947A (ja) * | 2007-09-26 | 2009-04-16 | Fujitsu Microelectronics Ltd | 電源電圧検出回路 |
| JP2012107982A (ja) * | 2010-11-17 | 2012-06-07 | Fujitsu Semiconductor Ltd | 電源電圧判定回路 |
| WO2013042285A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
-
1990
- 1990-01-17 JP JP2007444A patent/JPH03211472A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009079947A (ja) * | 2007-09-26 | 2009-04-16 | Fujitsu Microelectronics Ltd | 電源電圧検出回路 |
| JP2012107982A (ja) * | 2010-11-17 | 2012-06-07 | Fujitsu Semiconductor Ltd | 電源電圧判定回路 |
| WO2013042285A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
| JPWO2013042285A1 (ja) * | 2011-09-22 | 2015-03-26 | パナソニックＩｐマネジメント株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760594B2 (ja) | 温度閾値検知回路 | |
| US5485111A (en) | Power on reset circuit with accurate detection at low voltages | |
| US20020125942A1 (en) | Comparator circuit | |
| JP2592234B2 (ja) | 半導体装置 | |
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US6593790B2 (en) | Power-up/power-down detection circuit | |
| KR20020072041A (ko) | 기준전압 발생회로 | |
| JP3800115B2 (ja) | 過電流検出機能付き負荷駆動回路 | |
| US20150260802A1 (en) | Voltage detection circuit | |
| US6198312B1 (en) | Low level input voltage comparator | |
| JPH04345208A (ja) | パワーオンリセット回路 | |
| JPH0581900A (ja) | 半導体メモリー装置のストレスモード感知装置 | |
| KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
| JPH11103227A (ja) | 出力振幅調整回路 | |
| JPH0720026B2 (ja) | 電流制限回路 | |
| JPH03211472A (ja) | 電源電圧検出回路 | |
| JP3249608B2 (ja) | 集積コンパレータ回路 | |
| JPH027615A (ja) | 電源電圧検出回路 | |
| JPH11134051A (ja) | 基準電圧回路 | |
| US5339045A (en) | Comparator start-up arrangement | |
| US5719524A (en) | Circuit having an input terminal for controlling two functions | |
| JPH04288609A (ja) | 電源電圧検出回路 | |
| JP2753144B2 (ja) | 電位発生回路 | |
| US4814635A (en) | Voltage translator circuit | |
| JPH03267767A (ja) | 電源電圧検出回路 |