JPH03211765A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH03211765A
JPH03211765A JP2006833A JP683390A JPH03211765A JP H03211765 A JPH03211765 A JP H03211765A JP 2006833 A JP2006833 A JP 2006833A JP 683390 A JP683390 A JP 683390A JP H03211765 A JPH03211765 A JP H03211765A
Authority
JP
Japan
Prior art keywords
test
linear
semiconductor integrated
integrated circuit
linear circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006833A
Other languages
Japanese (ja)
Inventor
Kikufumi Katou
菊文 加藤
Hitoshi Takeda
竹田 仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006833A priority Critical patent/JPH03211765A/en
Publication of JPH03211765A publication Critical patent/JPH03211765A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばバイポーラ素子とCMO3素子とが混在
しているB1CMOSアナログデジタル混載集積回路装
置に適用して好適な半導体集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device suitable for application to, for example, a B1CMOS analog-digital mixed integrated circuit device in which bipolar elements and CMO3 elements are mixed.

〔発明の概要〕[Summary of the invention]

本発明は例えばバイポーラ素子とCMO5素子とが混在
しているB1CMOSアナログデジタル混!!集積回路
装置に適用して好適な半導体集積回路装置に関し、複数
の信号処理回路と、テストラインとを有する半導体集積
回路装置において、この複数の信号処理回路の各々の出
力側とこのテストラインとの間に各々テストスイッチを
設け、この各々のテストスイッチを制御してこの複数の
信号処理回路の各々の特性をテストする様にすることに
より外部に端子を出さなくても1つの半導体集積回路内
に設けられた複数の信号処理回路の各々の特性をテスト
できるのでテスト設計が容易になる。
The present invention is a B1CMOS analog-digital mixer in which bipolar elements and CMO5 elements coexist, for example! ! Regarding a semiconductor integrated circuit device suitable for application to an integrated circuit device, in a semiconductor integrated circuit device having a plurality of signal processing circuits and a test line, there is a connection between the output side of each of the plurality of signal processing circuits and the test line. A test switch is provided between each of the signal processing circuits, and by controlling each test switch to test the characteristics of each of the plurality of signal processing circuits, it is possible to test the characteristics of each of the plurality of signal processing circuits. Since the characteristics of each of the plurality of signal processing circuits provided can be tested, test design becomes easy.

〔従来の技術] 一般に半導体集積回路装置は一つの半導体集積回路装置
に極めて多くの機能プロ・ンクを構成する信号処理回路
が設けられ、電子機器の回路構成を極めて小型化してい
る。
[Prior Art] Generally, a single semiconductor integrated circuit device is provided with signal processing circuits constituting an extremely large number of functional blocks, and the circuit configuration of electronic equipment is extremely miniaturized.

[発明が解決しようとする課題] 斯る半導体集積回路装置は端子数が限られており、従来
はこの端子数が少ないのでアナログ回路を必要な機能ブ
ロックに切り分けてテストすることができずテスト設計
が困難であった。
[Problems to be Solved by the Invention] Such semiconductor integrated circuit devices have a limited number of terminals, and conventionally, due to the small number of terminals, it was not possible to test the analog circuit by dividing it into necessary functional blocks, and test design was difficult. was difficult.

本発明は断る点に鑑みテスト設計が容易になるようにす
ることを目的とする。
The present invention aims to facilitate test design in view of the above points.

〔課題を解決するための手段〕[Means to solve the problem]

本発明半導体集積回路装置は例えば第1図に示す如く複
数の信号処理回路(la) (Ib)・・・・とテスト
ライン(3)とを有する半導体集積回路装置(11にお
いて、この複数の信号処理回路(la) (lb)・・
・・の各々の出力側とこのテストライン(3)との間に
各々テストスイッチ(4a) (4b)・・・・を設け
、この各々のテストスイッチ(4a) (4b)・・・
・を制御してこの複数の信号処理回路(la) (lb
)・・・・の各々の特性をテストするようにしたもので
ある。
The semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device (11) having a plurality of signal processing circuits (la), (Ib)... and a test line (3) as shown in FIG. Processing circuit (la) (lb)...
Test switches (4a) (4b)... are provided between the output side of each of the test lines (3) and the test switches (4a) (4b)...
・This plurality of signal processing circuits (la) (lb
)... is designed to test the characteristics of each of them.

〔作用] 本発明に依れば複数の信号処理回路(la) (lb)
・・・・の各々の出力側とテストライン(3)との間に
各々設けたテストスイッチ(4a) (4b)・・・・
を順次1つづきオンすることによりテストライン(3)
よりの測定信号により、複数の信号処理回路(la) 
(lb)・・・・の各々の特性を知ることが出来る。
[Operation] According to the present invention, a plurality of signal processing circuits (la) (lb)
Test switches (4a) (4b) provided between each output side of ... and the test line (3)...
Test line (3) by turning on one after another.
Multiple measurement signals allow multiple signal processing circuits (LA)
It is possible to know the characteristics of each of (lb)...

[実施例] 以下図面を参照しながら本発明半導体集積回路装置の一
実施例につき説明しよう。
[Embodiment] An embodiment of the semiconductor integrated circuit device of the present invention will be described below with reference to the drawings.

第1図において、(1)は本例による半導体集積回路装
置を全体として示し、(la) (lb) (lc) 
(ld) (Ie)は夫々バイポーラトランジスタ等よ
り成るアナログ信号処理回路即ち演算増幅回路等のリニ
ア回路を示し、本例においてはリニア回路(la) (
Ib)及び(1c)を直列に接続すると共にリニア回路
(1d)及び(le)を直列に接続し、また入力端子(
5a)よりの入力信号をリニア回路(la)に供給する
様にすると共に入力端子(5b)よりの人力信号をリニ
ア回路(1d)に供給する様にする。またこのリニア回
路(lc)の出力側をアンド回路等その他の回路に接続
すると共にリニア回路(1e)の出力側を出力端子(5
c)に接続する。また(5d) (5e) (5f)も
半導体集積回路装置(1)の端子であり、必要に応しコ
ンデンサ、抵抗器、電源等に接続される如くなされる。
In FIG. 1, (1) shows the semiconductor integrated circuit device according to this example as a whole, and (la) (lb) (lc)
(ld) and (Ie) respectively indicate analog signal processing circuits made of bipolar transistors, ie, linear circuits such as operational amplifier circuits, and in this example, the linear circuits (la) (
Ib) and (1c) are connected in series, linear circuits (1d) and (le) are connected in series, and the input terminal (
The input signal from 5a) is supplied to the linear circuit (la), and the human input signal from the input terminal (5b) is supplied to the linear circuit (1d). In addition, the output side of this linear circuit (lc) is connected to other circuits such as an AND circuit, and the output side of the linear circuit (1e) is connected to an output terminal (5
c) Connect to. Further, (5d), (5e), and (5f) are also terminals of the semiconductor integrated circuit device (1), and are connected to a capacitor, a resistor, a power supply, etc. as necessary.

本例においてはハスラインより成るテストライン(2)
及び(3)を設け、このテストライン(2)及び(3)
の人々の一端を夫々半導体集積回路装置(1)の端子を
構成するテスト端子(2a)及び(3a)に夫々接続す
る。
In this example, the test line (2) consists of lotus lines.
and (3), and this test line (2) and (3)
One end of each is connected to test terminals (2a) and (3a), respectively, which constitute the terminals of the semiconductor integrated circuit device (1).

またこのテスト端子(2d)に測定信号発生器(6)よ
りの測定信号を供給する如くすると共にテスト端子(3
a)よりの測定信号を測定器(7)に供給する如くする
。また本例においては人力用のテストライン(2)を接
続スイッチ(8a)を介してリニア回路(1a)の入力
端に接続する如くすると共にこの入力用のテストライン
(2)を接続スイッチ(8b)を介してリニア回路(1
d)の入力側に接続する。また本例においてはリニア回
路(la) (lb) (lc) (ld)及び(1e
)の夫々の出力側を夫々接続スインチ(4a) (4b
) (4c) (4d)及び(4e)を介して出力用の
テストライン(3)に接続する如くする。
In addition, the test terminal (2d) is supplied with a measurement signal from the measurement signal generator (6), and the test terminal (3d) is supplied with a measurement signal from the measurement signal generator (6).
The measurement signal from a) is supplied to the measuring device (7). In addition, in this example, the test line (2) for human power is connected to the input end of the linear circuit (1a) via the connection switch (8a), and the test line (2) for input is connected to the input end of the linear circuit (1a) via the connection switch (8b). ) through the linear circuit (1
Connect to the input side of d). In addition, in this example, linear circuits (la) (lb) (lc) (ld) and (1e
) connect the respective output sides of the switch (4a) (4b
) (4c) Connect to the output test line (3) via (4d) and (4e).

本例においてはこの接続スイッチ(8a) (8b) 
(4a)<4b) (4c) (4d)及び(4e)を
夫々この半導体集積回路装置(])に設けたMOS)ラ
ンジスタ等より構成したテストスイッチコントロール用
ロジック回路(9)よりの制御信号によりオンオフを制
御する如くする。
In this example, these connection switches (8a) (8b)
(4a)<4b) (4c) (4d) and (4e) are each controlled by a control signal from a test switch control logic circuit (9) composed of a MOS transistor or the like provided in this semiconductor integrated circuit device (]). Control on/off.

本例は上述の如く構成されているので機能ブロックを構
成するリニア回路(la) (lb) (lc) (l
d)及び(le)をテストするときは次の様にして行う
。即ちリニア回路(1a)をテストするときは接続スイ
ッチ(8a)及び(4a)をオンとし、その他の接続ス
イッチ(8b) (4b) (4c) (4d) (4
e)はオフとする。このときは半導体集積回路装置(1
)の外部に設けられた測定信号発生器(6)からの測定
信号がテスト端子(2a)、テストライン(2)及び接
続スイッチ(8a)を介してリニア回路(la)に供給
され、このリニア回路(1a)を通過した測定信号が接
続スイッチ(4a)、テストライン(3)及びテスト端
子(3a)を介して半導体集積回路装置(1)の外部に
設けられた測定器(7)に供給され、このリニア回路(
1a)の特性をテストすることができる。次にリニア回
路(lb)をテストするときには接続スイッチ(8a)
及び(4b)をオンとし、その他の接続スイッチ(8b
) (4a) (4c) (4d) (4e)はオフと
する。
Since this example is configured as described above, the linear circuits (la) (lb) (lc) (l
d) and (le) are tested as follows. That is, when testing the linear circuit (1a), turn on the connection switches (8a) and (4a), and turn on the other connection switches (8b) (4b) (4c) (4d) (4
e) is off. At this time, the semiconductor integrated circuit device (1
) is supplied to the linear circuit (la) via the test terminal (2a), the test line (2) and the connection switch (8a), and this linear The measurement signal that has passed through the circuit (1a) is supplied to the measuring device (7) provided outside the semiconductor integrated circuit device (1) via the connection switch (4a), the test line (3), and the test terminal (3a). and this linear circuit (
The properties of 1a) can be tested. Next time when testing the linear circuit (lb), use the connection switch (8a).
and (4b), and turn on the other connection switches (8b
) (4a) (4c) (4d) (4e) are turned off.

このときは上述のリニア回路(1a)を通過した測定信
号がリニア回路(1b)に供給され、このリニア回路(
lb)を通過した測定信号が接続スイッチ(4b)、テ
ストライン(3)及びテスト端子(3a)を介して測定
器(7)に供給され、この測定結果が得られる。この場
合前段のリニア回路(1a)の特性がわかっているので
この測定結果よりこのリニア回路(lb)の特性がわか
り、このリニア回路(lb)の特性をテストすることが
できる。リニア回路(IC)をテストするときは上述と
同様にして接続スイッチ(8a)及び(4C)をオンと
し、その他の接続スイッチ(8b) (4a) (4b
)(4d) (4e)をオフとして上述同様にしてこの
リニア回路(lc)の特性をテストすることができる。
At this time, the measurement signal that has passed through the above-mentioned linear circuit (1a) is supplied to the linear circuit (1b), and this linear circuit (
lb) is supplied to the measuring device (7) via the connection switch (4b), the test line (3) and the test terminal (3a), and the measurement result is obtained. In this case, since the characteristics of the linear circuit (1a) at the previous stage are known, the characteristics of this linear circuit (lb) can be found from the measurement results, and the characteristics of this linear circuit (lb) can be tested. When testing a linear circuit (IC), turn on the connection switches (8a) and (4C) in the same manner as above, and turn on the other connection switches (8b) (4a) (4b).
)(4d) The characteristics of this linear circuit (lc) can be tested in the same manner as described above by turning off (4e).

またリニア回路(ld)をテストするときには接続スイ
ッチ(8b)及び(4d)をオンとし、その他の接続ス
イッチ(8a) (4a) (4b) (4c) (4
e)をオフとする。このときは測定信号発生器(6)よ
り測定信号がテスト端子(2a)、テストライン(2)
及び接続スイッチ(8b)を介してリニア回路(ld)
に供給され、このリニア回路(1d)を通過した測定信
号が接続スイッチ(4d)、テストライン(3)及びテ
スト端子(3a)を介して測定器(7)に供給され、こ
のリニア回路(1d)の特性をテストすることができる
。またリニア回路(1e)をテストするときには接続ス
イッチ(8b)及び(4e)をオンとし、その他の接続
スイッチ(8a) (4a) (4b) (4c)(4
d)をオフとする。このときは上述のリニア回路(ld
)を通過した測定信号がこのリニア回路(1e)に供給
され、このリニア回路(le)を通過した測定信号が接
続スイッチ(4e)、テストライン(3)及びテスト端
子(3a)を介して測定器(7)に供給され、この測定
結果が得られる。この場合前段のリニア回路(1d)の
特性がわかっているので、この測定結果よりこのリニア
回路(1e)の特性がわかり、このリニア回路(1e)
の特性をテストすることができる。
When testing the linear circuit (ld), turn on the connection switches (8b) and (4d), and turn on the other connection switches (8a) (4a) (4b) (4c) (4
e) is turned off. At this time, the measurement signal is sent from the measurement signal generator (6) to the test terminal (2a) and the test line (2).
and the linear circuit (ld) via the connection switch (8b)
The measurement signal passed through this linear circuit (1d) is supplied to the measuring instrument (7) via the connection switch (4d), the test line (3) and the test terminal (3a), ) characteristics can be tested. Also, when testing the linear circuit (1e), turn on the connection switches (8b) and (4e), and turn on the other connection switches (8a) (4a) (4b) (4c) (4
d) is turned off. In this case, the above linear circuit (ld
) is supplied to this linear circuit (1e), and the measurement signal that has passed through this linear circuit (le) is measured via the connection switch (4e), the test line (3) and the test terminal (3a). This measurement result is obtained by supplying the sample to a device (7). In this case, since the characteristics of the previous stage linear circuit (1d) are known, the characteristics of this linear circuit (1e) can be found from this measurement result, and this linear circuit (1e)
characteristics can be tested.

従って本例によれば1つの半導体集積回路装置(1)内
に設ければ複数の例えば5つのリニア回路(la) (
lb) (lc) (fd) (le)の各々の特性を
テストするのにテスト端子(2a) (3a)を設ける
だけでできるのでテスト設計が容易となる利益がある。
Therefore, according to this example, if provided in one semiconductor integrated circuit device (1), a plurality of, for example, five linear circuits (la) (
Since the characteristics of lb), (lc), fd, and (le) can be tested by simply providing the test terminals (2a) and (3a), there is an advantage that test design is easy.

また上述のハスラインより成るテストライン(2)(3
)をデジタル回路のテスト用のデータ線として兼用でき
る。
In addition, test lines (2) (3) consisting of the lotus lines mentioned above.
) can also be used as a data line for testing digital circuits.

また第2図は本発明の他の実施例を示す。この第2図は
第1図例において測定信号の入力用のテストライン(2
)、テスト端子(2a)及び接続スイ・ソチ(8a) 
(8b)を省略し、測定信号発生器(6)よりの測定信
号をテスト時に入力端子(5a)を介してリニア回路(
la)に供給する様にしたものである。この第2図例を
説明するに第1図に対応する部分には同一符号を付し、
その詳細説明は省略する。
FIG. 2 also shows another embodiment of the invention. This figure 2 shows the test line (2) for inputting the measurement signal in the example in figure 1.
), test terminal (2a) and connection switch (8a)
(8b) is omitted, and the measurement signal from the measurement signal generator (6) is passed through the input terminal (5a) to the linear circuit (
la). To explain this example in Fig. 2, parts corresponding to those in Fig. 1 are given the same reference numerals.
A detailed explanation thereof will be omitted.

この第2図例においては、バイポーラトランジスタ等よ
り成るアナログ信号処理回路即ち演算増幅回路等のリニ
ア回路(la) (lb)及び(IC)を直列に接続し
、入力端子(5a)よりの入力信号をリニア回路(la
)に供給する如(し、本例においては、)\スラインよ
り成るテストライン(3)を設け、このテストライン(
3)の一端をテスト端子(3a)に接続し、このテスト
端子(3a)よりの測定信号を測定器(7)に供給する
如くする。またこのリニア回路(la) (lb)及び
(1c)の夫々の出力側を夫々接続スイッチ(4a)(
4b)及び(4c)を介して出力用のテストライン(3
)に接続する。
In the example shown in FIG. 2, analog signal processing circuits such as bipolar transistors, i.e., linear circuits (la), (lb), and (IC) such as operational amplifier circuits are connected in series, and the input signal from the input terminal (5a) is connected in series. A linear circuit (la
) is provided (in this example, a test line (3) consisting of )\sline is provided, and this test line (
3) is connected to the test terminal (3a), and the measurement signal from the test terminal (3a) is supplied to the measuring device (7). In addition, the output sides of the linear circuits (la) (lb) and (1c) are connected to the respective connection switches (4a) (
Test line (3) for output via (4b) and (4c)
).

本例においてリニア回路(la) (lb)及び(IC
)の夫々をテストするときには入力端子(5a)に測定
信号発生器(6)よりの測定信号を供給する。このリニ
ア回路(1a)をテストするときは接続スイッチ(4a
)をオンとし、その他の接続スイッチ(4b) (4c
)をオフとする。このときは測定信号発生器(6)より
の測定信号を入力端子(5a)よりこのリニア回路(l
a)に供給し、このリニア回路(la)を通過した測定
信号は接続スイッチ(4a)、テストライン(3)及び
テスト端子(3a)を介して測定器(7)に供給され、
このリニア回路(la)の特性をテストすることができ
る。またリニア回路(lb)をテストするときは接続ス
イッチ(4b)をオンとし、その他の接続スイッチ(4
a) (4c)をオフとする。このときは、リニア回路
(1a)を通過した測定信号がリニア回路(1b)に供
給され、このリニア回路(1b)を通過した測定信号が
接続スイッチ(4b)、テストライン(3)及びテスト
端子(3a)を介して測定器(7)に供給され、この測
定結果が得られる。この場合前段のリニア回路(1a)
の特性がわかっているので、この測定結果よりこのリニ
ア回路(lb)の特性がわかり、このリニア回路(1b
)の特性をテストすることができる。またリニア回路(
lc)をテストするときは接続スイッチ(4c)をオン
とし、その他の接続スイッチ(4a) (4h)をオフ
とし、上述と同様にしてこのリニア回路(1c)の特性
をテストすることができる。
In this example, linear circuits (la) (lb) and (IC
), a measurement signal from a measurement signal generator (6) is supplied to the input terminal (5a). When testing this linear circuit (1a), use the connection switch (4a)
) and turn on the other connection switches (4b) (4c
) is turned off. At this time, the measurement signal from the measurement signal generator (6) is input to the linear circuit (l) from the input terminal (5a).
a), and the measurement signal passed through this linear circuit (la) is supplied to the measuring instrument (7) via the connection switch (4a), the test line (3) and the test terminal (3a),
The characteristics of this linear circuit (la) can be tested. When testing the linear circuit (lb), turn on the connection switch (4b) and turn on the other connection switches (4b).
a) Turn off (4c). At this time, the measurement signal that has passed through the linear circuit (1a) is supplied to the linear circuit (1b), and the measurement signal that has passed through this linear circuit (1b) is sent to the connection switch (4b), the test line (3), and the test terminal. (3a) is supplied to the measuring device (7), and this measurement result is obtained. In this case, the front linear circuit (1a)
Since the characteristics of this linear circuit (1b) are known, the characteristics of this linear circuit (1b) can be determined from this measurement result.
) characteristics can be tested. Also, a linear circuit (
lc), the connection switch (4c) is turned on, the other connection switches (4a) (4h) are turned off, and the characteristics of this linear circuit (1c) can be tested in the same manner as described above.

断る第2図例においても第1図例と同様の作用効果が得
られることは容易に理解できよう。この第2図例におい
てはテストライン(3)を1本としているので第1図例
に比しそれだけ構成が簡単且つ小型化される利益がある
It is easy to understand that the same effect as the example in FIG. 1 can be obtained in the example shown in FIG. In the example shown in FIG. 2, since there is only one test line (3), there is an advantage that the configuration is simpler and more compact than the example shown in FIG.

尚本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が採り得ることは勿論
である。
It goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations can be adopted without departing from the gist of the present invention.

(発明の効果〕 本発明によれば1つの半導体集積回路装置(1)内に設
けられた複数の信号処理回路(la) (lb)・・・
・の各々の出力側とテストライン(3)との間に各々設
けたテストスイッチ(4a) (4b)・・・・を順次
1つづつオンすることによりテストライン(3)よりの
測定信号によりこの複数の信号処理回路(la) (I
b)・・・・の各々の特性をテストすることができ、こ
の複数の信号処理回路(la) (lb)・・・・に応
じた数の端子を外部に出さなくてもこの複数の信号処理
回路(la) (lb)・・・・の各々の特性をテスト
できるのでテスト設計が容易になる利益がある。
(Effects of the Invention) According to the present invention, a plurality of signal processing circuits (la) (lb)... provided in one semiconductor integrated circuit device (1)...
By sequentially turning on the test switches (4a), (4b), etc. provided between the output side of each of These plural signal processing circuits (la) (I
b) It is possible to test the characteristics of each of these multiple signal processing circuits (la), (lb), etc. without externally connecting the terminals according to the number of signal processing circuits (la), (lb), etc. Since the characteristics of each of the processing circuits (la), (lb), etc. can be tested, there is an advantage that test design becomes easy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明半導体集積回路装置の一実施例を示す構
成図、第2図は本発明の他の実施例を示す構成図である
。 (1)は半導体集積回路装置、(Ia) (Ib) (
lc) (ld)及び(1e)は夫々リニア回路、(2
)及び(3)は夫々テストライン、(2a)及び(3a
)は夫々テスト端子、(4a)(4b) (4c) (
4d)及び(4e)は夫々接続スイッチ、(5a)及び
(5b)は夫々入力端子、(6)は測定信号発生器、(
7)は測定器、(9)はテストスインチコントロール用
ロジック回路である。 代 理 人 松 隈 秀 盛
FIG. 1 is a block diagram showing one embodiment of the semiconductor integrated circuit device of the present invention, and FIG. 2 is a block diagram showing another embodiment of the present invention. (1) is a semiconductor integrated circuit device, (Ia) (Ib) (
lc) (ld) and (1e) are linear circuits, (2
) and (3) are the test lines, (2a) and (3a
) are test terminals, (4a) (4b) (4c) (
4d) and (4e) are connection switches, (5a) and (5b) are input terminals, (6) is a measurement signal generator, (
7) is a measuring device, and (9) is a test switch control logic circuit. Agent Hidemori Matsukuma

Claims (1)

【特許請求の範囲】 複数の信号処理回路と、テストラインとを有する半導体
集積回路装置において、 上記複数の信号処理回路の各々の出力側と上記テストラ
インとの間に各々テストスイッチを設け、該各々のテス
トスイッチを制御して上記複数の信号処理回路の各々の
特性をテストする様にしたことを特徴とする半導体集積
回路装置。
[Claims] In a semiconductor integrated circuit device having a plurality of signal processing circuits and a test line, a test switch is provided between the output side of each of the plurality of signal processing circuits and the test line, and A semiconductor integrated circuit device characterized in that characteristics of each of the plurality of signal processing circuits are tested by controlling each test switch.
JP2006833A 1990-01-16 1990-01-16 Semiconductor integrated circuit device Pending JPH03211765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006833A JPH03211765A (en) 1990-01-16 1990-01-16 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006833A JPH03211765A (en) 1990-01-16 1990-01-16 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH03211765A true JPH03211765A (en) 1991-09-17

Family

ID=11649234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006833A Pending JPH03211765A (en) 1990-01-16 1990-01-16 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH03211765A (en)

Similar Documents

Publication Publication Date Title
KR900006484B1 (en) Semiconductor intergroted circuit
JPS6170475A (en) I/O shared circuit for integrated circuits
JPS6267474A (en) Semiconductor tester
KR940006230A (en) Semiconductor integrated circuit device and its functional test method
WO2001081937A2 (en) Electronic circuit device with a short circuit switch and method of testing such a device
JPH03211765A (en) Semiconductor integrated circuit device
EP0309802B1 (en) Interface circuit for connecting test instrumentation
JP3130769B2 (en) Semiconductor device
US5600236A (en) Converter and digital channel selector
JP2587928B2 (en) IC inspection equipment
JPH01129432A (en) Integrated circuit
KR930006962B1 (en) Semiconductor testing method
JPS6230971A (en) Semiconductor integrated circuit device
KR910020722A (en) Integrated semiconductor memory
KR940002724Y1 (en) Digital ic testing circuit for having multiple pin
JP2001305187A (en) Circuit board and inspection device for the circuit board
JP2003035750A (en) Semiconductor integrated circuit testing apparatus, testing board, and semiconductor integrated circuit testing method
JPS61241676A (en) electronic circuit
SU1626221A1 (en) Device for measuring the gain of analog chips
KR940006067Y1 (en) Input dc current testing circuit
JPS6417460A (en) Semiconductor logic integrated circuit device
JPH02213161A (en) Semiconductor device
JPS63177077A (en) Checking device of ic
JPH08129051A (en) Element characteristic measuring device and method
KR970048571A (en) Analog Switch Test Circuit for Integrated Devices