JPH03211765A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばバイポーラ素子とＣＭＯ３素子とが混在
しているＢ１ＣＭＯＳアナログデジタル混載集積回路装
置に適用して好適な半導体集積回路装置に関する。

〔発明の概要〕

本発明は例えばバイポーラ素子とＣＭＯ５素子とが混在
しているＢ１ＣＭＯＳアナログデジタル混！！集積回路
装置に適用して好適な半導体集積回路装置に関し、複数
の信号処理回路と、テストラインとを有する半導体集積
回路装置において、この複数の信号処理回路の各々の出
力側とこのテストラインとの間に各々テストスイッチを
設け、この各々のテストスイッチを制御してこの複数の
信号処理回路の各々の特性をテストする様にすることに
より外部に端子を出さなくても１つの半導体集積回路内
に設けられた複数の信号処理回路の各々の特性をテスト
できるのでテスト設計が容易になる。

〔従来の技術］ 一般に半導体集積回路装置は一つの半導体集積回路装置
に極めて多くの機能プロ・ンクを構成する信号処理回路
が設けられ、電子機器の回路構成を極めて小型化してい
る。

［発明が解決しようとする課題］ 斯る半導体集積回路装置は端子数が限られており、従来
はこの端子数が少ないのでアナログ回路を必要な機能ブ
ロックに切り分けてテストすることができずテスト設計
が困難であった。

本発明は断る点に鑑みテスト設計が容易になるようにす
ることを目的とする。

〔課題を解決するための手段〕

本発明半導体集積回路装置は例えば第１図に示す如く複
数の信号処理回路（ｌａ）　（Ｉｂ）・・・・とテスト
ライン（３）とを有する半導体集積回路装置（１１にお
いて、この複数の信号処理回路（ｌａ）　（ｌｂ）・・
・・の各々の出力側とこのテストライン（３）との間に
各々テストスイッチ（４ａ）　（４ｂ）・・・・を設け
、この各々のテストスイッチ（４ａ）　（４ｂ）・・・
・を制御してこの複数の信号処理回路（ｌａ）　（ｌｂ
）・・・・の各々の特性をテストするようにしたもので
ある。

〔作用］ 本発明に依れば複数の信号処理回路（ｌａ）　（ｌｂ）
・・・・の各々の出力側とテストライン（３）との間に
各々設けたテストスイッチ（４ａ）　（４ｂ）・・・・
を順次１つづきオンすることによりテストライン（３）
よりの測定信号により、複数の信号処理回路（ｌａ）　
（ｌｂ）・・・・の各々の特性を知ることが出来る。

［実施例］ 以下図面を参照しながら本発明半導体集積回路装置の一
実施例につき説明しよう。

第１図において、（１）は本例による半導体集積回路装
置を全体として示し、（ｌａ）　（ｌｂ）　（ｌｃ）　
（ｌｄ）　（Ｉｅ）は夫々バイポーラトランジスタ等よ
り成るアナログ信号処理回路即ち演算増幅回路等のリニ
ア回路を示し、本例においてはリニア回路（ｌａ）　（
Ｉｂ）及び（１ｃ）を直列に接続すると共にリニア回路
（１ｄ）及び（ｌｅ）を直列に接続し、また入力端子（
５ａ）よりの入力信号をリニア回路（ｌａ）に供給する
様にすると共に入力端子（５ｂ）よりの人力信号をリニ
ア回路（１ｄ）に供給する様にする。またこのリニア回
路（ｌｃ）の出力側をアンド回路等その他の回路に接続
すると共にリニア回路（１ｅ）の出力側を出力端子（５
ｃ）に接続する。また（５ｄ）　（５ｅ）　（５ｆ）も
半導体集積回路装置（１）の端子であり、必要に応しコ
ンデンサ、抵抗器、電源等に接続される如くなされる。

本例においてはハスラインより成るテストライン（２）
及び（３）を設け、このテストライン（２）及び（３）
の人々の一端を夫々半導体集積回路装置（１）の端子を
構成するテスト端子（２ａ）及び（３ａ）に夫々接続す
る。

またこのテスト端子（２ｄ）に測定信号発生器（６）よ
りの測定信号を供給する如くすると共にテスト端子（３
ａ）よりの測定信号を測定器（７）に供給する如くする
。また本例においては人力用のテストライン（２）を接
続スイッチ（８ａ）を介してリニア回路（１ａ）の入力
端に接続する如くすると共にこの入力用のテストライン
（２）を接続スイッチ（８ｂ）を介してリニア回路（１
ｄ）の入力側に接続する。また本例においてはリニア回
路（ｌａ）　（ｌｂ）　（ｌｃ）　（ｌｄ）及び（１ｅ
）の夫々の出力側を夫々接続スインチ（４ａ）　（４ｂ
）　（４ｃ）　（４ｄ）及び（４ｅ）を介して出力用の
テストライン（３）に接続する如くする。

本例においてはこの接続スイッチ（８ａ）　（８ｂ）　
（４ａ）＜４ｂ）　（４ｃ）　（４ｄ）及び（４ｅ）を
夫々この半導体集積回路装置（］）に設けたＭＯＳ）ラ
ンジスタ等より構成したテストスイッチコントロール用
ロジック回路（９）よりの制御信号によりオンオフを制
御する如くする。

本例は上述の如く構成されているので機能ブロックを構
成するリニア回路（ｌａ）　（ｌｂ）　（ｌｃ）　（ｌ
ｄ）及び（ｌｅ）をテストするときは次の様にして行う
。即ちリニア回路（１ａ）をテストするときは接続スイ
ッチ（８ａ）及び（４ａ）をオンとし、その他の接続ス
イッチ（８ｂ）　（４ｂ）　（４ｃ）　（４ｄ）　（４
ｅ）はオフとする。このときは半導体集積回路装置（１
）の外部に設けられた測定信号発生器（６）からの測定
信号がテスト端子（２ａ）、テストライン（２）及び接
続スイッチ（８ａ）を介してリニア回路（ｌａ）に供給
され、このリニア回路（１ａ）を通過した測定信号が接
続スイッチ（４ａ）、テストライン（３）及びテスト端
子（３ａ）を介して半導体集積回路装置（１）の外部に
設けられた測定器（７）に供給され、このリニア回路（
１ａ）の特性をテストすることができる。次にリニア回
路（ｌｂ）をテストするときには接続スイッチ（８ａ）
及び（４ｂ）をオンとし、その他の接続スイッチ（８ｂ
）　（４ａ）　（４ｃ）　（４ｄ）　（４ｅ）はオフと
する。

このときは上述のリニア回路（１ａ）を通過した測定信
号がリニア回路（１ｂ）に供給され、このリニア回路（
ｌｂ）を通過した測定信号が接続スイッチ（４ｂ）、テ
ストライン（３）及びテスト端子（３ａ）を介して測定
器（７）に供給され、この測定結果が得られる。この場
合前段のリニア回路（１ａ）の特性がわかっているので
この測定結果よりこのリニア回路（ｌｂ）の特性がわか
り、このリニア回路（ｌｂ）の特性をテストすることが
できる。リニア回路（ＩＣ）をテストするときは上述と
同様にして接続スイッチ（８ａ）及び（４Ｃ）をオンと
し、その他の接続スイッチ（８ｂ）　（４ａ）　（４ｂ
）（４ｄ）　（４ｅ）をオフとして上述同様にしてこの
リニア回路（ｌｃ）の特性をテストすることができる。

またリニア回路（ｌｄ）をテストするときには接続スイ
ッチ（８ｂ）及び（４ｄ）をオンとし、その他の接続ス
イッチ（８ａ）　（４ａ）　（４ｂ）　（４ｃ）　（４
ｅ）をオフとする。このときは測定信号発生器（６）よ
り測定信号がテスト端子（２ａ）、テストライン（２）
及び接続スイッチ（８ｂ）を介してリニア回路（ｌｄ）
に供給され、このリニア回路（１ｄ）を通過した測定信
号が接続スイッチ（４ｄ）、テストライン（３）及びテ
スト端子（３ａ）を介して測定器（７）に供給され、こ
のリニア回路（１ｄ）の特性をテストすることができる
。またリニア回路（１ｅ）をテストするときには接続ス
イッチ（８ｂ）及び（４ｅ）をオンとし、その他の接続
スイッチ（８ａ）　（４ａ）　（４ｂ）　（４ｃ）（４
ｄ）をオフとする。このときは上述のリニア回路（ｌｄ
）を通過した測定信号がこのリニア回路（１ｅ）に供給
され、このリニア回路（ｌｅ）を通過した測定信号が接
続スイッチ（４ｅ）、テストライン（３）及びテスト端
子（３ａ）を介して測定器（７）に供給され、この測定
結果が得られる。この場合前段のリニア回路（１ｄ）の
特性がわかっているので、この測定結果よりこのリニア
回路（１ｅ）の特性がわかり、このリニア回路（１ｅ）
の特性をテストすることができる。

従って本例によれば１つの半導体集積回路装置（１）内
に設ければ複数の例えば５つのリニア回路（ｌａ）　（
ｌｂ）　（ｌｃ）　（ｆｄ）　（ｌｅ）の各々の特性を
テストするのにテスト端子（２ａ）　（３ａ）を設ける
だけでできるのでテスト設計が容易となる利益がある。

また上述のハスラインより成るテストライン（２）（３
）をデジタル回路のテスト用のデータ線として兼用でき
る。

また第２図は本発明の他の実施例を示す。この第２図は
第１図例において測定信号の入力用のテストライン（２
）、テスト端子（２ａ）及び接続スイ・ソチ（８ａ）　
（８ｂ）を省略し、測定信号発生器（６）よりの測定信
号をテスト時に入力端子（５ａ）を介してリニア回路（
ｌａ）に供給する様にしたものである。この第２図例を
説明するに第１図に対応する部分には同一符号を付し、
その詳細説明は省略する。

この第２図例においては、バイポーラトランジスタ等よ
り成るアナログ信号処理回路即ち演算増幅回路等のリニ
ア回路（ｌａ）　（ｌｂ）及び（ＩＣ）を直列に接続し
、入力端子（５ａ）よりの入力信号をリニア回路（ｌａ
）に供給する如（し、本例においては、）＼スラインよ
り成るテストライン（３）を設け、このテストライン（
３）の一端をテスト端子（３ａ）に接続し、このテスト
端子（３ａ）よりの測定信号を測定器（７）に供給する
如くする。またこのリニア回路（ｌａ）　（ｌｂ）及び
（１ｃ）の夫々の出力側を夫々接続スイッチ（４ａ）（
４ｂ）及び（４ｃ）を介して出力用のテストライン（３
）に接続する。

本例においてリニア回路（ｌａ）　（ｌｂ）及び（ＩＣ
）の夫々をテストするときには入力端子（５ａ）に測定
信号発生器（６）よりの測定信号を供給する。このリニ
ア回路（１ａ）をテストするときは接続スイッチ（４ａ
）をオンとし、その他の接続スイッチ（４ｂ）　（４ｃ
）をオフとする。このときは測定信号発生器（６）より
の測定信号を入力端子（５ａ）よりこのリニア回路（ｌ
ａ）に供給し、このリニア回路（ｌａ）を通過した測定
信号は接続スイッチ（４ａ）、テストライン（３）及び
テスト端子（３ａ）を介して測定器（７）に供給され、
このリニア回路（ｌａ）の特性をテストすることができ
る。またリニア回路（ｌｂ）をテストするときは接続ス
イッチ（４ｂ）をオンとし、その他の接続スイッチ（４
ａ）　（４ｃ）をオフとする。このときは、リニア回路
（１ａ）を通過した測定信号がリニア回路（１ｂ）に供
給され、このリニア回路（１ｂ）を通過した測定信号が
接続スイッチ（４ｂ）、テストライン（３）及びテスト
端子（３ａ）を介して測定器（７）に供給され、この測
定結果が得られる。この場合前段のリニア回路（１ａ）
の特性がわかっているので、この測定結果よりこのリニ
ア回路（ｌｂ）の特性がわかり、このリニア回路（１ｂ
）の特性をテストすることができる。またリニア回路（
ｌｃ）をテストするときは接続スイッチ（４ｃ）をオン
とし、その他の接続スイッチ（４ａ）　（４ｈ）をオフ
とし、上述と同様にしてこのリニア回路（１ｃ）の特性
をテストすることができる。

断る第２図例においても第１図例と同様の作用効果が得
られることは容易に理解できよう。この第２図例におい
てはテストライン（３）を１本としているので第１図例
に比しそれだけ構成が簡単且つ小型化される利益がある
。

尚本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が採り得ることは勿論
である。

（発明の効果〕 本発明によれば１つの半導体集積回路装置（１）内に設
けられた複数の信号処理回路（ｌａ）　（ｌｂ）・・・
・の各々の出力側とテストライン（３）との間に各々設
けたテストスイッチ（４ａ）　（４ｂ）・・・・を順次
１つづつオンすることによりテストライン（３）よりの
測定信号によりこの複数の信号処理回路（ｌａ）　（Ｉ
ｂ）・・・・の各々の特性をテストすることができ、こ
の複数の信号処理回路（ｌａ）　（ｌｂ）・・・・に応
じた数の端子を外部に出さなくてもこの複数の信号処理
回路（ｌａ）　（ｌｂ）・・・・の各々の特性をテスト
できるのでテスト設計が容易になる利益がある。

【図面の簡単な説明】

第１図は本発明半導体集積回路装置の一実施例を示す構
成図、第２図は本発明の他の実施例を示す構成図である
。 （１）は半導体集積回路装置、（Ｉａ）　（Ｉｂ）　（
ｌｃ）　（ｌｄ）及び（１ｅ）は夫々リニア回路、（２
）及び（３）は夫々テストライン、（２ａ）及び（３ａ
）は夫々テスト端子、（４ａ）（４ｂ）　（４ｃ）　（
４ｄ）及び（４ｅ）は夫々接続スイッチ、（５ａ）及び
（５ｂ）は夫々入力端子、（６）は測定信号発生器、（
７）は測定器、（９）はテストスインチコントロール用
ロジック回路である。 代 理 人 松 隈 秀 盛

Claims (1)

1. 【特許請求の範囲】 複数の信号処理回路と、テストラインとを有する半導体
   集積回路装置において、 上記複数の信号処理回路の各々の出力側と上記テストラ
   インとの間に各々テストスイッチを設け、該各々のテス
   トスイッチを制御して上記複数の信号処理回路の各々の
   特性をテストする様にしたことを特徴とする半導体集積
   回路装置。