JPH03211878A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPH03211878A JPH03211878A JP2006376A JP637690A JPH03211878A JP H03211878 A JPH03211878 A JP H03211878A JP 2006376 A JP2006376 A JP 2006376A JP 637690 A JP637690 A JP 637690A JP H03211878 A JPH03211878 A JP H03211878A
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- layer
- type
- buried
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
固体撮像素子の製造方法に係り、特に埋込み型のＣＣＤ
（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
シフトレジスターを有する固体撮像素子の製造方法に関
し、転送効率が良く熱処理工程を低減させた、固体撮像
素子（ＣＣＤシフトレジスター）を製造することを目的
とし、 シリコン基板上に形成した該シリコン基板と反対導電型
の第１の埋込み層上に、絶縁層を形成し、該絶縁層上に
複数のストレージ（蓄積）電極を形成し、該ストレージ
電極間の前記第１の埋込み層内に前記シリコン基板と同
一の導電型の不純物イオンを注入して第２の埋込み層を
形成する工程を含む固体撮像素子の製造方法において、
前記第２の埋込み層を複数回のイオン注入を行うことに
よって該第２の埋込み層のそれぞれの内側に段階的に該
イオン注入量を多くした複数の埋め込み領域を形成する
ことを特徴とする固体撮像素子の製造方法によって解決
される。
（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
シフトレジスターを有する固体撮像素子の製造方法に関
し、転送効率が良く熱処理工程を低減させた、固体撮像
素子（ＣＣＤシフトレジスター）を製造することを目的
とし、 シリコン基板上に形成した該シリコン基板と反対導電型
の第１の埋込み層上に、絶縁層を形成し、該絶縁層上に
複数のストレージ（蓄積）電極を形成し、該ストレージ
電極間の前記第１の埋込み層内に前記シリコン基板と同
一の導電型の不純物イオンを注入して第２の埋込み層を
形成する工程を含む固体撮像素子の製造方法において、
前記第２の埋込み層を複数回のイオン注入を行うことに
よって該第２の埋込み層のそれぞれの内側に段階的に該
イオン注入量を多くした複数の埋め込み領域を形成する
ことを特徴とする固体撮像素子の製造方法によって解決
される。
本発明は固体撮像素子の製造方法に係り、特に埋込み型
のＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ） シフトレジスターを有する固体撮像素子の製造
方法に関するものである。
のＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ） シフトレジスターを有する固体撮像素子の製造
方法に関するものである。
電荷転送デバイスの１つであるＣＣＤを用いた固体撮像
素子は通常３１基板上に密に並んだＭ○Ｓキャパシタの
列で構成されている。このＣＣＤを撮像デバイスとして
駆動させる場合ストレージ電極（蓄積電極）間に打ち込
まれる不純物イオンによって形成される不純物拡散濃度
のプロフィールが転送効率に影響を与えている。
素子は通常３１基板上に密に並んだＭ○Ｓキャパシタの
列で構成されている。このＣＣＤを撮像デバイスとして
駆動させる場合ストレージ電極（蓄積電極）間に打ち込
まれる不純物イオンによって形成される不純物拡散濃度
のプロフィールが転送効率に影響を与えている。
埋込み層のＣＣＤシフトレジスターの製造は以下の方法
になされている。
になされている。
すなわち、第３図、（ａ）に示すように、例えばＰ型ウ
ェルあるいはＰ型Ｓ１基板１上に反対導電型であるｎ型
ｄｏｐｅの埋込み層２を形成し、更にその上に熱酸化に
より絶縁膜３ａを形成した後、ＣＶＤ法により成長させ
た多結晶シリコン（ｐｏｌｙＳｉ）をパターニングして
ストレージ電極４を形成する。
ェルあるいはＰ型Ｓ１基板１上に反対導電型であるｎ型
ｄｏｐｅの埋込み層２を形成し、更にその上に熱酸化に
より絶縁膜３ａを形成した後、ＣＶＤ法により成長させ
た多結晶シリコン（ｐｏｌｙＳｉ）をパターニングして
ストレージ電極４を形成する。
次に第３図（ｂ）に示すように、上記ストレージ電極４
と選択的に形成されたレジスト５をマスクとして、上記
埋込み層２に、ｎ型埋込み層２と反対導電型であるＰ型
不純物を深さＡにドープして第２のｎ−理込み層６ （
破線内領域）を形成する。
と選択的に形成されたレジスト５をマスクとして、上記
埋込み層２に、ｎ型埋込み層２と反対導電型であるＰ型
不純物を深さＡにドープして第２のｎ−理込み層６ （
破線内領域）を形成する。
次に第３図（Ｃ）に示すようにレジスト５を除去し上面
を熱酸化し絶縁膜３ｂを形成しＣＶＤ法によりｐｏｌｙ
Ｓｉを成長させパターニングすることによりバリアー
電極８を形成することによってＣＣＤシフトレジスター
は製造されていた。
を熱酸化し絶縁膜３ｂを形成しＣＶＤ法によりｐｏｌｙ
Ｓｉを成長させパターニングすることによりバリアー
電極８を形成することによってＣＣＤシフトレジスター
は製造されていた。
なお、以下上記埋込み層２をストレージ部、第２の埋込
み層６をバリア一部と称する。
み層６をバリア一部と称する。
従来、第３図（ｂ）に示したバリア一部内のＢ点からス
トレージ部内のＣ点迄のＰ型（Ｂ゛）のイオンの濃度変
化は第４図に示すプロファイルを描く。Ｄ点はバリア一
部とストレージ部の境界点である。
トレージ部内のＣ点迄のＰ型（Ｂ゛）のイオンの濃度変
化は第４図に示すプロファイルを描く。Ｄ点はバリア一
部とストレージ部の境界点である。
第４図に示すような、ＢＤ間が平坦でＤＣ間が徐々に増
大するプロファイルではフリンジング効果が少なくバリ
ア一部からストレージ部への転送効率が低かった。その
効率を上げるにはバリアー部の不純物をよりストレージ
側へ熱処理により拡散させる必要があったが、この熱処
理工程は生産性を低下させる。
大するプロファイルではフリンジング効果が少なくバリ
ア一部からストレージ部への転送効率が低かった。その
効率を上げるにはバリアー部の不純物をよりストレージ
側へ熱処理により拡散させる必要があったが、この熱処
理工程は生産性を低下させる。
本発明は転送効率が良く熱処理工程を低減させた、固体
撮像素子（ＣＣＤシフトレジスター）を製造することを
目的とする。
撮像素子（ＣＣＤシフトレジスター）を製造することを
目的とする。
上記課題は本発明によれば、
シリコン基板上に形成した該シリコン基板と反対導電型
の第１の埋込み層上に、絶縁層を形成し、該絶縁層上に
複数のストレージ（蓄積）電極を形成し、該ストレージ
電極間の前記第１の埋込み層内に前記シリコン基板と同
一の導電型の不純物イオンを注入して第２の埋込み層を
形成する工程を含む固体撮像素子の製造方法において、
前記第２の埋込み層を複数回のイオン注入を行うことに
よって該第２の埋込み層のそれぞれの内側に段階的に該
イオン注入量を多くした複数の埋め込み領域を形成する
ことを特徴とする固体撮像素子の製造方法によって解決
される。
の第１の埋込み層上に、絶縁層を形成し、該絶縁層上に
複数のストレージ（蓄積）電極を形成し、該ストレージ
電極間の前記第１の埋込み層内に前記シリコン基板と同
一の導電型の不純物イオンを注入して第２の埋込み層を
形成する工程を含む固体撮像素子の製造方法において、
前記第２の埋込み層を複数回のイオン注入を行うことに
よって該第２の埋込み層のそれぞれの内側に段階的に該
イオン注入量を多くした複数の埋め込み領域を形成する
ことを特徴とする固体撮像素子の製造方法によって解決
される。
本発明ではシリコン基板をＰ型、第１の埋込み層はｎ型
、そして第２の埋込み層はｎ−型になるよう不純物イオ
ンを注入するのが好ましく特に第２の埋込み層の内側が
外側より、よりｎ−型になるように形成される。
、そして第２の埋込み層はｎ−型になるよう不純物イオ
ンを注入するのが好ましく特に第２の埋込み層の内側が
外側より、よりｎ−型になるように形成される。
また第２の埋込み層内に複数回行うイオン注入の総ドー
ズ量は従来の１回のドーズ量にはゾ等しくなるように調
整する。
ズ量は従来の１回のドーズ量にはゾ等しくなるように調
整する。
本発明による第２の埋込み層は、第１の埋込み層からそ
のｎ型不純物濃度分布が段階的に減少して形成されるの
で転送効率を向上させることができる。
のｎ型不純物濃度分布が段階的に減少して形成されるの
で転送効率を向上させることができる。
以下発明の実施例を図面に基づいて説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例を示す工程模
式断面図である。まず第１図（ａ）に示すように厚さ約
５００−のＰ型Ｓ１基板１上にＰ゛（リンイオン）を４
Ｘ１０′２／ｃｄドープした厚さ約１陶のｎ型埋込み層
２を形成し、その上を熱酸化によりＳ１０゜からなる厚
さ５００人の絶縁膜３ａを形成し、以下Ｐ゛イオンドー
プしたρｏｌｙ Ｓｉからなるストレージ電極４を形成
する。以上迄の工程は従来工程と同様の方法によって行
われる。次に選択的に所定の部位にレジスト５を設け、
上方からｎ型埋込み層２と反対導電型のＢ” （ボロ
ンイオン）を深さＡに１．５Ｘ１０”／ｃｄだけ注入し
、第２の埋込み層第１領域ｔＯａを形成する。
式断面図である。まず第１図（ａ）に示すように厚さ約
５００−のＰ型Ｓ１基板１上にＰ゛（リンイオン）を４
Ｘ１０′２／ｃｄドープした厚さ約１陶のｎ型埋込み層
２を形成し、その上を熱酸化によりＳ１０゜からなる厚
さ５００人の絶縁膜３ａを形成し、以下Ｐ゛イオンドー
プしたρｏｌｙ Ｓｉからなるストレージ電極４を形成
する。以上迄の工程は従来工程と同様の方法によって行
われる。次に選択的に所定の部位にレジスト５を設け、
上方からｎ型埋込み層２と反対導電型のＢ” （ボロ
ンイオン）を深さＡに１．５Ｘ１０”／ｃｄだけ注入し
、第２の埋込み層第１領域ｔＯａを形成する。
次にストレージ電極の側面から約０．２庫突出するレジ
スト７を設けそれをマスクとして上記と同様のＢ゛を１
．５Ｘ１０目／ｃ＋＋ｌだけ注入し第３の埋込み層１０
ｂを形成する。このＢ゛注入より第３の埋込み層１０ｂ
は第２の埋込み層１０ａよりもＰ゛のイオンドーズ量が
段階的に減少せし釣られている。
スト７を設けそれをマスクとして上記と同様のＢ゛を１
．５Ｘ１０目／ｃ＋＋ｌだけ注入し第３の埋込み層１０
ｂを形成する。このＢ゛注入より第３の埋込み層１０ｂ
は第２の埋込み層１０ａよりもＰ゛のイオンドーズ量が
段階的に減少せし釣られている。
このような、第２の埋込み層内の点Ｂから埋込み層内Ｃ
の点上のＰ゛イオン濃度分布は後工程の熱処理による拡
散で第２図のようになる。
の点上のＰ゛イオン濃度分布は後工程の熱処理による拡
散で第２図のようになる。
第２図中Ｅ点は第２の埋込み層ｔＯａと第３の埋込み層
１０ｂとの境界の点でありＤは第４図で示した点と同じ
埋込み層２と第２の埋込み層１０ａとの境界の点である
。この図によればＢからＣ迄は段階的に示されている。
１０ｂとの境界の点でありＤは第４図で示した点と同じ
埋込み層２と第２の埋込み層１０ａとの境界の点である
。この図によればＢからＣ迄は段階的に示されている。
この後、従来例第１図（Ｃ）で説明したと同様にして絶
縁膜３ｂ、バリアー電極８を形成する。
縁膜３ｂ、バリアー電極８を形成する。
（第１図（Ｃ））。
実施例ではＰ型Ｓｉ基板を用いたがＮ型Ｓ１基板にＰ型
ｗｅｌｌを形成して同工程を使用しても良いのは無給の
事である。
ｗｅｌｌを形成して同工程を使用しても良いのは無給の
事である。
以上発明したように、本発明によれば、ＣＣＤシフトレ
ジスターの転送効率を向上させることが出来、しかも不
純物拡散のための熱処理工程を大幅に低減することがで
きる。
ジスターの転送効率を向上させることが出来、しかも不
純物拡散のための熱処理工程を大幅に低減することがで
きる。
第１図（ａ）〜（Ｃ）は本発明の一実施例を示す工程模
式断面図であり、 第２図は本発明によって得られる不純物イオン（Ｐ”
） １度の拡散プロファイルを示すグラフであり、 第３図（ａ）〜（Ｃ）は従来例を示す工程模式断面図で
あり、 第４図は従来例の不純物イオンＰ″濃度の拡散フロファ
イルを示すグラフである。 １・・・８１基板、 ２・・・ｎ型埋込み層、３ａ
・３ｂ・・・絶縁膜、４・・・ストレージ電極、５．７
・・・レジスト、 ６・・・第２の埋込み領域、８・
・・バリアー電極、 １０ａ・・・第２の埋込み層第■領域、１０ｂ・・・第
２の埋込み層第■領域。 （ａ） 実施例 第１図 Ｕ口…殆どの堰込み層第■領域 （ｂ） 実施例 第 図 埋込領域内位置 実施例 第 図 従来例 富 図 埋込領域内位置 従来例 図
式断面図であり、 第２図は本発明によって得られる不純物イオン（Ｐ”
） １度の拡散プロファイルを示すグラフであり、 第３図（ａ）〜（Ｃ）は従来例を示す工程模式断面図で
あり、 第４図は従来例の不純物イオンＰ″濃度の拡散フロファ
イルを示すグラフである。 １・・・８１基板、 ２・・・ｎ型埋込み層、３ａ
・３ｂ・・・絶縁膜、４・・・ストレージ電極、５．７
・・・レジスト、 ６・・・第２の埋込み領域、８・
・・バリアー電極、 １０ａ・・・第２の埋込み層第■領域、１０ｂ・・・第
２の埋込み層第■領域。 （ａ） 実施例 第１図 Ｕ口…殆どの堰込み層第■領域 （ｂ） 実施例 第 図 埋込領域内位置 実施例 第 図 従来例 富 図 埋込領域内位置 従来例 図
Claims (1)
- １、シリコン基板上に形成した該シリコン基板と反対導
電型の第１の埋込み層上に、絶縁層を形成し、該絶縁層
上に複数のストレージ（蓄積）電極を形成し、該ストレ
ージ電極間の前記第１の埋込み層内に前記シリコン基板
と同一の導電型の不純物イオンを注入して第２の埋込み
層を形成する工程を含む固体撮像素子の製造方法におい
て、前記第２の埋込み層を複数回のイオン注入を行うこ
とによって該第２の埋込み層のそれぞれの内側に段階的
に該イオン注入量を多くした複数の埋め込み領域を形成
することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006376A JPH03211878A (ja) | 1990-01-17 | 1990-01-17 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006376A JPH03211878A (ja) | 1990-01-17 | 1990-01-17 | 固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211878A true JPH03211878A (ja) | 1991-09-17 |
Family
ID=11636660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006376A Pending JPH03211878A (ja) | 1990-01-17 | 1990-01-17 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211878A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244167A (ja) * | 1984-05-18 | 1985-12-04 | Seiko Epson Corp | 液晶テレビのパネル支持構造 |
-
1990
- 1990-01-17 JP JP2006376A patent/JPH03211878A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244167A (ja) * | 1984-05-18 | 1985-12-04 | Seiko Epson Corp | 液晶テレビのパネル支持構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
| JPS63142807A (ja) | 半導体装置の製造方法 | |
| JPH04247629A (ja) | 電荷結合デバイス及びその製造方法 | |
| JPH10242475A5 (ja) | ||
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JPH03211878A (ja) | 固体撮像素子の製造方法 | |
| JP2001291859A (ja) | 電荷結合素子及びその製造法 | |
| JP2573021B2 (ja) | 半導体装置の製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2521794B2 (ja) | 固体撮像素子の製造方法 | |
| JP2724889B2 (ja) | 電荷転送素子 | |
| JPS6373667A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH01248558A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JPH11238812A (ja) | マスクｒｏｍセル及びその製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH04364780A (ja) | 固体撮像素子の製造方法 | |
| JPS6315748B2 (ja) | ||
| JPS6376376A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2001203343A (ja) | 固体撮像装置 | |
| JPS648471B2 (ja) | ||
| JPH03116782A (ja) | 固体撮像素子 |