JPH0321193Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、抵抗溶接機等に使用されるサイリス
タ点弧制御装置、特に交流の正負半サイクルで点
弧信号を得るためにタイマ用ICを用いた点弧制
御装置に関する。

従来のタイマ用ICを用いたサイリスタ点弧制
御装置としては第１図に示すようなものがある。

同図において、１はタイマ用IC（以下、シーケ
ンシヤルタイマ回路という）で、トリガ端子
TR、リセツト端子RS、コントロール電圧端子
CV、スレシヨルド電圧端子TH、デイスチヤー
ジ端子Ｄ、電源端子V₊、アース端子GND、出力
端子OUTを有している。これの内部回路は、第
２図に示すようにコンパレータ２，３、セツトリ
セツトフリツプフロツプ４、デイスチヤージ用
FET５、分圧抵抗６，７，８などからなつてい
て、RS端子に入るリセツト信号がハイレベルに
なるとトリガ信号を受けつけ、TR端子に入るト
リガ信号がローレベルになつた時、コンパレータ
２の作動によりフリツプフロツプ４がセツトさ
れ、OUT端子からの出力信号がハイレベルに立
上がる。それ以降、TH端子に入るスレシヨルド
電圧が漸増してCV端子に設定された基準電圧
（コントロール電圧）に達するまで、出力信号は
ハイレベルに維持され、スレシヨルド電圧が基準
電圧に達すると、コンパレータ３の作動によりフ
リツプフロツプ４は反転しリセツトされる。これ
により、出力信号はローレベルに立下がり、同時
にデイスチヤージ用FET５がオン状態となつて
スレシヨルド電圧をOVにもどす動作を行なう。

第１図では、このシーケンシヤルタイマ回路１
に、スレシヨルド電圧を供給する積分コンデンサ
９、電流調整用ボリユーム抵抗１０、最小電流調
整用ボリユーム抵抗１１と、基準電圧調整用ボリ
ユーム抵抗１２、デイスチヤージ抵抗１３および
微分回路１４を外付けし、微分回路１４の出力端
をパルストランス１５の一次側に接続して点弧制
御装置を構成してあり、抵抗溶接機の通電信号を
リセツト信号として加え、交流電源電圧のゼロク
ロス点に同期した信号をトリガ信号として加えた
時にOUT端子から得られる出力信号の立下がり
時の微分波形をパルストランス１５により点弧信
号Ａ，Ｂとして取り出し、この点弧信号で抵抗溶
接機主回路の溶接トランス１６の一次側に逆並列
接続されたサイリスタ１７Ａ，１７Ｂを電源電圧
の正負半サイクルで交互に点弧させて負荷に通電
する。点弧信号のレベルがサイリスタ１７Ａ，１
７Ｂの点弧に充分でなければ、補助サイリスタな
どを用いて信号を増幅する場合もある。第３図は
正常動作時の各部電圧波形を示している。

このような従来のサイリスタ点弧制御装置で
は、基準電圧（コントロール電圧）も、スレシヨ
ルド電圧の時定数も可変であるため、スレシヨル
ド電圧が基準電圧に達するまでの時間Ｔを調整す
ることができる。しかし、調整の誤まりや電源電
圧V₊の異常上昇により、基準電圧が高すぎたり、
スレシヨルド電圧の時定数が長すぎたりすると、
第４図に示すようにスレシヨルド電圧と基準電圧
の交点が半サイクル内に入らない場合が生じ、そ
の結果、点弧信号が１サイクルに１つとなつてサ
イリスタ１７Ａ，１７Ｂが片点弧（第４図の例で
は負の半サイクルのみ点弧）となつてしまい、溶
接トランス１６の偏磁化、サイリスタ１７Ａ，１
７Ｂの破壊などを招く恐れがあつた。

本考案の目的は、上記した従来技術の欠点をな
くし、信頼性を向上させたサイリスタ点弧制御装
置を提供することにある。

上記目的を達成するため本考案では、シーケン
シヤルタイマ回路の基準電圧（コントロール電
圧）を、交流電源電圧に同期させて、半サイクル
に一度強制的にOVまで引き下げ、これによりス
レシヨルド電圧と基準電圧の交点を必ず半サイク
ル内に入れるようにしたものである。

以下、本考案の実施例を図面によつて説明す
る。

第５図は本考案の一実施例図で、シーケンシヤ
ルタイマ回路を用いて点弧信号をつくる点弧制御
回路の基本構成については第１図と変わりがない
ので、第１図と対応する部分には同一符号を付
し、その説明を省略する。

１８は片点弧を防止するために設けられた同期
回路で、次にように構成されている。すなわち、
制御トランス１９で降圧した交流電源電圧をダイ
オードスタツク２０で全波整流し、その整流波形
の一定電圧以上の部分をツエナダイオード２１で
カツトして演算増幅器２２のプラス側入力（＃₁）
に入れる。一方、演算増幅器２２のマイナス側入
力（＃₂）には直流電圧V₊を抵抗２３，２４，２
５で分圧した比較電圧を入れ、演算増幅器２２の
出力（＃₃）に交流電源電圧のゼロクロス点の直
前でローレベル（OV）に立下がり、ゼロクロス
点通過後にハイレベルに立上る矩形波を発生させ
る。

演算増幅器２２の出力端はダイオード２６のカ
ソードに接続し、ダイオード２６のアノードはシ
ーケンシヤルタイマ回路１の基準電圧点である
CV端子に接続して、演算増幅器２２の出力が
OVになつた時にのみダイオード２６が導通する
ようにしてある。

このようにすると、第６図の波形図に示すよう
に、演算増幅器２２の出力によつて、半サイクル
に一度、つまり交流電源電圧のゼロクロス点の直
前にシーケンシヤルタイマ回路１のスレシヨルド
電圧と比較される基準電圧（コントロール電圧）
がOVに引き下げられるので、スレシヨルド電圧
は半サイクル内に必ず基準電圧に達し、この時第
２図に示すコンパレータ３が作動してフリツプフ
ロツプ４をリセツトさせる。したがつて、点弧信
号は半サイクルごとに確実に発生し、従来例にあ
つたような片点弧になることがない。

体記ダイオード２６は、演算増幅器２２の出力
がOVになる時以外は基準電圧に影響を与えない
ように設けられたもので、同様の機能を有するも
のならば他の素子でもよい。

以上説明したように本考案によれば、シーケン
シヤルタイマ回路を用いて点弧信号をつくる場合
電源電圧の異常上昇や調整ミスがあつても、半サ
イクル内に必ず点弧信号が発生するので、片点弧
により溶接トランスが偏磁化され、その結果、一
次側に大電流が流れてサイリスタが破壊されるな
どの事故を防止することができる。

【図面の簡単な説明】

第１図は従来のシーケンシヤルタイマ回路を用
いたサイリスタ点弧制御装置の回路図、第２図は
シーケンシヤルタイマ回路の内部回路図、第３図
はその正常動作時の各部電圧波形図、第４図は片
点弧になる時の各部電圧波形図、第５図は本考案
の一実施例を示す回路図、第６図はその各部電圧
波形図である。 １……シーケンシヤルタイマ回路、TR……ト
リガ端子、RS……リセツト端子、CV……コント
ロール電圧端子（基準電圧点）、TH……スレシ
ヨルド電圧端子、Ｄ……デイスチヤージ端子、
OUT……出力端子、９……積分コンデンサ、１
４……微分回路、１５……パルストランス、１８
……同期回路、２６……ダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 溶接トランスに逆並列接続されたサイリスタ
   を、このサイリスタとつながる交流電源と同期す
   る交流電源電圧の正負半サイクルで交互に点弧制
   御するサイリスタ点弧制御装置であつて、トリガ
   端子に上記交流電源電圧のゼロクロス点と同期し
   たトリガ信号が入ると出力信号がハイレベルに立
   ち上がり、その後所定の時定数で漸増するスレシ
   ヨルド電圧端子への入力電圧がコントロール電圧
   端子に入力される所定の基準電圧に達した時に、
   上記出力信号がローレベルに立ち下がるシーケン
   シヤルタイマ回路を有し、上記出力信号の立ち下
   がり時の微分波形をパルストランスの一次側に印
   加し、このパルストランスの二次側で複数の点弧
   信号として、上記サイリスタを上記交流電源電圧
   の正負半サイクルで交互に点弧させるサイリスタ
   点弧制御装置において、 上記交流電源電圧を全波整流する全波整流回路
   と、この全波整流回路の出力端に並列接続された
   ツエナダイオードと、このツエナダイオードから
   の電圧と所定の比較電圧とを比較した矩形波信号
   を発生する演算増幅器とを備えた同期回路と、 この同期回路の出力信号がローレベルになつた
   時のみ導通するように、一方のカソードを上記同
   期回路の出力端に、他方のアノードを上記コント
   ロール電圧端子に接続されダイオードとを有する
   ことを特徴とするサイリスタ点弧制御装置。