JPH0321198Y2

JPH0321198Y2 -

Info

Publication number: JPH0321198Y2
Application number: JP1981111305U
Authority: JP
Priority date: 1981-07-27
Filing date: 1981-07-27
Publication date: 1991-05-08
Also published as: JPS5819394U

Description

【考案の詳細な説明】本考案は回転数検出装置に関する。

コンピユータ利用のバランスシステム、回転軸
振動監視等で回転軸振動を回転数と関連して集録
する場合には、回転数ごとの振動データを計算機
内に収集し、そのデータを用いて釣合せ計算や回
転軸の振動特性解析を行なうので、そのためには
解析に必要な振動データを取込むタイミングを計
算機が何らかの方法で知らなければならない。

そこで、従来は、第１図ブロツク線図に示すよ
うに、回転数、振動データをデジタルデータとし
て常に読込める状態にある計算機５で被検体の回
転数Ｓを回転パルスセンサー１、パルスカウンタ
計２を介して読込み、回転数Ｓが設定値以上か否
かを判断し、設定値以上でないならば回転数が設
定値以上になるまでこの動作を繰返し、設定値以
上になれば、振動センサー３、振動解析器４を介
して振動データＡを読込み、メモリー内に確保
し、次の取込みたい設定回転数をアキユムレータ
にセツトし、再び回転数の監視を始めるのであ
る。

しかしながら、このような方法には下記するよ
うな欠点がある。

(1) 計算機が常に回転数をモニターするので、計
算機は他の仕事を同時に行なう余裕がなくな
る。

(2) 計算機のアキユムレータの大きさ、つまりビ
ツトの数が回転数判断の基準になるので、広範
囲の回転数領域での回転数測定精度を保つこと
ができない。

(3) 回転パルスは他のノイズ等の影響により欠け
たり増えたりすることが多く、設定回転数以上
又は以下の判断だけではパルスノイズにより回
転数を誤つて感知することが少なくない。

(4) ここで(2)，(3)の欠点を除去しようとすると、
従来の方法ではそれだけ計算機に多くの処理機
能を持たせる必要が生じ、そのために(1)の欠点
が大きくなり、延いてはデータを取込むタイミ
ングを失い、取込んだデータは回転数精度が失
われたものとなる。

本考案はこのような事情に鑑みて提案されたも
ので、計算機の負担を最小限にする回転数検出装
置を提供することを目的とし、回転パルスセンサ
ーからの最初のパルスで発振器からの発振パルス
のカウント開始指令を出し、次のパルスでカウン
ト停止指令を出す回転パルス制御部と、該回転パ
ルス制御部の指令により発振器の発振パルスをカ
ウントするパルスインターバルカウンタと、該カ
ウンタの内容を記憶するバツフアと、外部の計算
機からの指令によりセツトされるパルス上限値及
びパルス下限値を記憶する記憶装置と、上記記憶
装置の内容と上記バツフアの値を比較し、下限値
バツフアの値上限値の時に割込信号を発生
し、バツフアの値＜下限値の時に割込信号及びエ
ラー信号を発生する演算器と、該演算器の信号を
取り込み、エラー信号がある時にはエラー処理を
行ない、割込信号のみの時には振動データ取込指
令を出す計算手段とを具えたことを特徴とする。

本考案の一実施例を図面について説明すると、
第２図はその回路構成を示すブロツク線図、第３
図は第２図の回転数検出装置の詳細ブロツク線図
である。

上図において、第１図と同一の符号はそれぞれ
同図と同一の部材を示し、６は本考案に係る回転
数検出装置、１１は回転パルス制御部、１２は回
転パルススライサ、１３はパルスインターバルカ
ウンタ、１４は発振器、１５はバツフア、１６は
メイン制御部、１７は算術演算素子、１８はパル
スインターバル上限値アキユムレータ、１９はパ
ルスインターバル下限値アキユムレータ、２０は
エラーデイテクタ、２１はフラグ制御部、２２は
データ転送部、２３はCPUバスラインである。

まず第３図において、計算機５は被検体の回転
数の上限値、下限値をCPUバスライン２３を経
て回転数検出装置６に転送し、転送した回転数の
上，下限値はデータ転送部２２を介してそれぞれ
パルスインターバル上限値アキユムレータ１８、
パルスインターバル下限値アキユムレータ１９に
設定される。また、計算機５からCPUバスライ
ン２３を経て送られてきた信号によつてフラグ制
御部２１を介してメイン制御部１６、回転パルス
制御部１１を動作することにより回転数検出装置
６が起動される。

次に、１発目のパルスが本装置に入力すると、
回転パルススライサ１２を経て回転パルス制御部
１１に入り、パルスインターバルカウンタ１３に
スタートをかけ、発振器１４から出力するパルス
をカウントし、２発目のパルスが入ると同様に、
回転パルススライサ１２、回転パルス制御部１１
を経てカウントを停止するとともに、パルスイン
ターバルカウンタ１３のカウント値をバツフア１
５に移し、パルスインターバルカウンタ１３をク
リアし、発振器１４から出力するパルスのカウン
トを再開する。

一方、２発目のパルスにより回転パルス制御部
１１を介してメイン制御部１６が作動し、メイン
制御部１６のもとで算術演算素子１７はバツフア
１５と上限値アキユムレータ１８およびバツフア
１５と下限値アキユムレータ１９の結果を比較
し、比較の結果、設定回転数（又は周期）の上，
下限値とその時点の被検体の回転数（又は周期）
との間に生ずる下記３とおりの関係によつて本装
置は計算機５に対し次の動作を行なう。ここでは
説明の便宜上周期を用いた回転昇速時又は回転数
を用いた回転降速時を示す。

(1) 上限値アキユムレータ１８の値＜バツフア１
５の値のときは、算術演算素子１７はメイン制
御部１６、エラーデイテクタ２０に対し何んの
信号も送らない。

(2) 下限値アキユムレータ１９の値バツフア１
５の値上限値アキユムレータのときは、算術
演算素子１７はメイン制御部１６に信号を送
り、メイン制御部１６はフラグ制御部２１、
CPUバスライン２３を経て計算機５に割込み
信号を送る。

(3) バツフア１５の値＜下限値アキユムレータ１
９の値のときは、算術演算素子１７はメイン制
御部１６、エラーデイテクタ２０に信号を送
り、エラーデイテクタ２０はフラグ制御部２１
に対しエラーフラグを立てさせ、メイン制御部
１６はフラグ制御部２１、CPUバスライン２
３を経て計算機５に割込み信号を送る。

ここで、周期を用いた回転降速時又は回転数を
用いた回転昇速時の場合は(1)と(3)とに対する処理
が逆となる。

すなわち、本考案によれば、計算機５がまずデ
ータを取込むべき回転周期の上、下限値UPC，
LPCをそれぞれ本装置にセツトし、起動をかけ
る。一方、計算機５によつて起動をかけられた本
装置は回転パルスをトリガーとして次のパルスま
でカウントし、そのカウント値PCを設定値
UPC，LPCとそれぞれ比較し、カウント値PCが
設定値UPC，LPCの間の値となり計算機に割込
みをかけられる状態となるまでこの動作を繰返し
行なう。

割込みをかけられた計算機ではエラーフラグ
EFを読込み、正常割込みの場合には振動データ
を読込み、メモリー内に確保し、またエラー割込
みの場合にはエラー処理を行ない、これらの処理
が終われば、設定値UPCおよびLPCを本装置に
再びセツトし、スタートをかけるという動作を繰
返す。

その結果本装置によれば下記の効果が奏せられ
る。

(1) 計算機は本装置にスタートをかけたのち、本
装置より割込みがかかるまでの間他の処理を行
なうことができる。

(2) 計算機は検出したい回転数の上、下限を与え
ることによりその精度内での回転数となり、振
動データを取込むためのタイミングを知ること
ができる。

(3) 検出したい回転数がパルスノイズのためその
上、下限値の範囲外となり、データ取込みのタ
イミングが過ぎ去つたという意味の割込みを計
算機にかけることにより、計算機がエラー処理
を行なうことができる。

要するに本考案によれば、回転パルスセンサー
からの最初のパルスで発振器からの発振パルスの
カウント開始指令を出し、次のパルスでカウント
停止指令を出す回転パルス制御部と、該回転パル
ス制御部の指令により発振器の発振パルスをカウ
ントするパルスインターバルカウンタと、該カウ
ンタの内容を記憶するバツフアと、外部の計算機
からの指令によりセツトされるパルス上限値及び
パルス下限値を記憶する記憶装置と、上記記憶装
置の内容と上記バツフアの値を比較し、下限値
バツフアの値上限値の時に割込信号を発生し、
バツフアの値＜下限値の時に割込信号及びエラー
信号を発生する演算器と、該演算器の信号を取り
込み、エラー信号がある時にはエラー処理を行な
い、割込信号のみの時には振動データ取込指令を
出す計算手段とを具えたことにより、計算機の経
済性を図る回転数検出装置を得るから本考案は産
業上極めて有益なものである。

【図面の簡単な説明】

第１図は公知の回転数検出装置を示すブロツク
線図、第２図は本考案の一実施例を示すブロツク
線図、第３図は第２図の１部の詳細ブロツク線図
である。１……回転パルスセンサー、２……パルスカウ
ンタ、３……振動センサー、４……振動解析器、
５……計算機、６……回転数検出装置、１１……
回転パルス制御部、１２……回転パルススライ
サ、１３……パルスインターバルカウンタ、１４
……発振器、１５……バツフア、１６……メイン
制御部、１７……算術演算素子、１８……パルス
インターバル上限値アキユムレータ、１９……パ
ルスインターバル下限値アキユムレータ、２０…
…エラーデイテクタ、２１……フラグ制御部、２
２……データ転送部、２３……CPUバスライン。

Claims

【実用新案登録請求の範囲】

回転パルスセンサーからの最初のパルスで発振
器からの発振パルスのカウント開始指令を出し、
次のパルスでカウント停止指令を出す回転パルス
制御部と、該回転パルス制御部の指令により発振
器の発振パルスをカウントするパルスインターバ
ルカウンタと、該カウンタの内容を記憶するバツ
フアと、外部の計算機からの指令によりセツトさ
れるパルス上限値及びパルス下限値を記憶する記
憶装置と、上記記憶装置の内容と上記バツフアの
値を比較し、下限値バツフアの値上限値の時
に割込信号を発生し、バツフアの値＜下限値の時
に割込信号及びエラー信号を発生する演算器と、
該演算器の信号を取り込み、エラー信号がある時
にはエラー処理を行ない、割込信号のみの時には
振動データ取込指令を出す計算手段とを具えたこ
とを特徴とする回転数検出装置。