JPH04123405U - エンコ―ダのデ―タ取り込み装置 - Google Patents

Abstract

(57)【要約】 【目的】 位置検出デ―タがいつ確定したものであるか
を知ることができ、位置検出デ―タから検出対象の移動
速度を正確に求めることができるエンコ―ダのデ―タ取
り込み装置を実現することを目的とする。 【構成】 エンコ―ダの位置検出デ―タを取り込む装置
において、基準時点からの経過時間を計測するカウンタ
を設け、ラッチパルスで位置検出デ―タを確定したとき
に、同時にラッチパルスによりカウンタのカウントもラ
ッチし、位置検出デ―タと、基準時点からデ―タ確定時
点までの経過時間のデ―タを得るもの。また、位置検出
デ―タと経過時間のデ―タがセットされたレジスタがア
クセスされているときはラッチパルスの通過を禁止し、
ラッチパルスによりアクセスの最中にレジスタにセット
された位置検出デ―タが変わることを防止する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本発明はモ―タ等の回転を検出するエンコ―ダから得られる位置検出デ―タを 取り込む装置に関するもので、さらに詳しくは、取り込んだデ―タがいつ確定し たものであるかをわかるように改善したものである。

【０００２】

【従来の技術】

図３はアブソリュ―トエンコ―ダから得られる位置検出デ―タをＣＰＵが読み 込むタイミングを示したタイムチャ―トである。 図３において、ｔ 1〜ｔ 5の時点で位置検出デ―タが確定し、確定したデ―タ をｔA 〜ｔc の時点でＣＰＵが読み込む。 従来におけるエンコ―ダのデ―タ取り込み装置では、位置検出デ―タの確定時 点ｔ 1〜ｔ 5は計測していなかった。このため、図３のタイムチャ―トで、例え ば、ＣＰＵは時刻ｔA で読み込んだデ―タがいつの時点で確定したデ―タである か分らない。従って、ｔA とｔC の時点で得られたデ―タから検出対象の回転速 度を求めようとしても、これら２つのデ―タが確定する間にどれだけの時間が経 過したか分らないため、正確な速度を求められないという問題点があった。

【０００３】

【考案が解決しようとする課題】

本考案はこのような問題点を解決するためになされたものであり、位置検出デ ―タがいつ確定したものであるかを知ることができ、位置検出デ―タから検出対 象の移動速度を正確に求めることができるエンコ―ダのデ―タ取り込み装置を実 現することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は次のとおりの構成になったエンコ―ダのデ―タ取り込み装置である。 （１）エンコ―ダの位置検出デ―タを所定のタイミングで取り込むエンコ―ダの デ―タ取り込み装置において、 基準時点において基準パルスを発生するパルス発生回路と、 定周期クロックをカウントし、前記基準パルスによってリセットされるカウン タと、 位置検出デ―タが確定したときにエンコ―ダが発生するラッチパルスのタイミ ングで位置検出デ―タをラッチする第１のラッチと、 前記ラッチパルスのタイミングで前記カウンタのカウントをラッチすることに より、基準時点から位置検出デ―タの確定時点までの時間を計測したカウントを ラッチする第２のラッチと、 を具備したことを特徴とするエンコ―ダのデ―タ取り込み装置。 （２）前記第１及び第２のラッチにラッチされた位置検出デ―タとカウントがセ ットされるレジスタと、 このレジスタがアクセスされているときにディスエ―ブル信号を発生し、アク セスされていないときはイネ―ブル信号を発生するアクセス判別手段と、 前記第１のラッチの前段に設けられていてラッチパルスを受け、前記アクセス 判別手段がイネ―ブル信号を発生しているときはラッチパルスを通過して第１の ラッチへ与え、ディスエ―ブル信号を発生しているときはラッチパルスの通過を 禁止するパルス通過制御回路と、 を具備したことを特徴とする（１）記載の装置。

【０００５】

【作用】

このような本考案では、基準時点からの経過時間を計測するカウンタを設け、 ラッチパルスで位置検出デ―タを確定したときに、同時にラッチパルスによりカ ウンタのカウントもラッチし、位置検出デ―タとこのデ―タの確定時点を示すデ ―タを得る。また、位置検出デ―タと確定時点を示すデ―タがセットされたレジ スタがアクセスされているときはラッチパルスの通過を禁止し、アクセスの最中 に、ラッチパルスより新たな位置検出デ―タが確定されて、レジスタにセットさ れた位置検出デ―タが変わることを防止する。

【０００６】

【実施例】 以下、図面を用いて本考案を説明する。 図１は本考案の一実施例の構成図である。 図１において、１は検出対象であるモ―タ、２はモ―タ１の絶対回転位置の検 出デ―タであるアブソリュ―トデ―タを出力するアブソリュ―トエンコ―ダであ る。３はパルス発生回路であり、アブソリュ―トデ―タが確立された時点を計測 するための基準時刻を与える基準パルスを発生する。４はラッチパルスの通過を 制御するパルス通過制御回路である。ラッチパルスは、アブソリュ―トデ―タが 確立された時点にアブソリュ―トエンコ―ダ２が発生する。５は定周期クロック を発生するクロック発生器、６はクロック発生器５が発生する定周期クロックの クロック数をカウントし、基準パルスの入力でクリアされることにより、基準パ ルス発生時点からの経過時間を計測するカウンタである。 ７はラッチパルスのタイミングでアブソリュ―トデ―タをラッチすることによ りアブソリュ―トデ―タを確定するラッチである。８はラッチパルスのタイミン グでカウンタ６のカウントをラッチすることによりアブソリュ―トデ―タが確定 されたときの基準時からの経過時間を出力するラッチである。 ９はＣＰＵとのやりとりをする部分となっているレジスタで、ラッチ７と８か ら、確定されたアブソリュ―トデ―タと、そのデ―タが確定したときの基準時か らの経過時間がセットされる。レジスタ９とＣＰＵとの間で授受する制御信号と しては、例えばアドレスバスセレクト信号等がある。 １０はアクセス判別手段であり、ＣＰＵがレジスタ９をアクセスしているとき はディスエ―ブル信号をパルス通過制御回路４へ与えてラッチパルスの通過を禁 止し、アクセスしていないときはイネ―ブル信号をパルス通過制御回路４へ与え てラッチパルスを通過させる。このような制御により、レジスタ９がアクセスさ れている最中に、ラッチ７に新たなアブソリュ―トデ―タがラッチされ、レジス タ９のアブソリュ―トデ―タが変化してしまうことを防止する。

【０００７】 このように構成した装置の動作を説明する。 図２は図１の装置の各信号のタイムチャ―トである。 図２において、ＴA ，ＴB は基準パルスの発生時刻、Ｔ 1〜Ｔ 6はラッチパル スの発生時刻である。 例えば、ＣＰＵがＴ 2からＴ 3のいつの時点でレジスタ９の内容を読み込んで も、アブソリュ―トデ―タはＤ 2が、カウントはＴ 2−ＴA が読み込まれる。こ のＴ 2−ＴA とは、基準パルスが出たときからアブソリュ―トデ―タが確定され るまでの経過時間である。基準パルスの発生時点は既知であるため、Ｔ 2−ＴA からアブソリュ―トデ―タの確定時点が分る。 モ―タの回転速度を求める場合は、例えば、デ―タＤ 2とＤ 5を用いるときは 、速度Ｖは、次式による簡単な演算で正確に求めることができる。 Ｖ＝（Ｄ 5−Ｄ 2）／｛（Ｔ 5−ＴA ）−（Ｔ 2−ＴA ）｝ ＝（Ｄ 5−Ｄ 2）／（Ｔ 5−Ｔ 2）

【０００８】 なお、アブソリュ―トデ―タはパラレルデ―タで送られてもシリアルデ―タで 送られてもよい。シリアルデ―タで送られる場合は、シリアル／パラレル変換を してからラッチにデ―タを与える。 また、エンコ―ダはアブソリュ―トエンコ―ダに限らずインクリメンタルエン コ―ダであってもよい。

【０００９】

【考案の効果】

本考案によれば、基準時から位置検出デ―タの確定時点までの経過時間を計測 するカウンタが設けられているため、エンコ―ダから位置検出デ―タを取り出す にあたって、位置検出デ―タがいつ確定されたものであるかを知ることができる ため、位置検出デ―タから正確に検出対象の移動速度を求めることができる。こ れによって、検出対象の位置制御，速度制御を行なうための計算を正確に行なう ことができる。

【図面の簡単な説明】

【図１】本考案の一実施例の構成図である。

【図２】図１の装置の動作説明図である。

【図３】従来における位置検出デ―タの取り込みタイミ
ングを示したタイムチャ―トである。

【符号の説明】

１ モ―タ ２ アブソリュ―トエンコ―ダ ３ パルス発生回路 ４ パルス通過制御回路 ５ クロック発生器 ６ カウンタ ７，８ ラッチ ９ レジスタ １０ アクセス判別手段

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 エンコ―ダの位置検出デ―タを所定のタ
   イミングで取り込むエンコ―ダのデ―タ取り込み装置に
   おいて、基準時点において基準パルスを発生するパルス
   発生回路と、定周期クロックをカウントし、前記基準パ
   ルスによってリセットされるカウンタと、位置検出デ―
   タが確定したときにエンコ―ダが発生するラッチパルス
   のタイミングで位置検出デ―タをラッチする第１のラッ
   チと、前記ラッチパルスのタイミングで前記カウンタの
   カウントをラッチすることにより、基準時点から位置検
   出デ―タの確定時点までの時間を計測したカウントをラ
   ッチする第２のラッチと、を具備したことを特徴とする
   エンコ―ダのデ―タ取り込み装置。
2. 【請求項２】 前記第１及び第２のラッチにラッチされ
   た位置検出デ―タとカウントがセットされるレジスタ
   と、このレジスタがアクセスされているときにディスエ
   ―ブル信号を発生し、アクセスされていないときはイネ
   ―ブル信号を発生するアクセス判別手段と、前記第１の
   ラッチの前段に設けられていてラッチパルスを受け、前
   記アクセス判別手段がイネ―ブル信号を発生していると
   きはラッチパルスを通過して第１のラッチへ与え、ディ
   スエ―ブル信号を発生しているときはラッチパルスの通
   過を禁止するパルス通過制御回路と、を具備したことを
   特徴とする請求項１記載の装置。