JPH03212620A

JPH03212620A - アクティブマトリクス型液晶表示装置

Info

Publication number: JPH03212620A
Application number: JP2008025A
Authority: JP
Inventors: Hidetaka Noriyama; 英孝乗山; Tomio Kashihara; 富雄樫原; Masanaru Abe; 阿部　昌匠; Isao Fukui; 功福井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-01-17
Filing date: 1990-01-17
Publication date: 1991-09-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、薄膜トランジスタ等を画素駆動用のスイッチ
ング素子として用いたアクティブマトリクス型液晶表示
装置に関する。

（従来の技術）液晶表示装置は、薄型・軽量で低消費電力である等の特
徴を持っており、携帯用機器のデイスプレィ装置として
広く用いられている。このうち、特に、高精細を要求さ
れるパーソナルコンピュータのデイスプレィ装置や、テ
レビ画面用等としては、アクティブマトリクス型が多く
用いられている。このアクティブマトリクス型液晶表示
装置は、画素毎に設けられた薄膜トランジスタ（以下、
ＴＰＴと呼ぶ）等によるスイッチング素子によって、表
示素子アレイに画像信号を選択的に印加するもので、高
コントラストでクロストークのない鮮明な画像を得るこ
とができる。

以下、第４図によりアクティブマトリクス型液晶表示装
置の動作原理を説明する。第４図において、行選択線で
ある複数の走査線１１と、列選択線である複数の信号線
１２との各交点部分にはスイッチング素子である前記Ｔ
　Ｆ　Ｔ　１３を設け、このＴＦＴ１３を介して液晶層
１４と画素容量１５とを接続している。そして、走査回
路１６は、複数の走査線１１に対して順次ゲートパルス
を印加する。また、信号ホールド回路１７は、上記ゲー
トパルスに同期して、このゲートパルスが加わった走査
線１１の１ライン分の画像信号を複数の信号線１２に出
力する。

Ｔ　Ｐ　Ｔ　１３は、対応する走査線１１にゲートパル
スが印加されている間、導通状態になっており、そのと
き信号線１２に出力されている画像信号に応じて画素容
量１５に電荷を蓄積させ、液晶層１４を駆動する。ゲー
トパルスが次の走査線１１に移ると、上記１ライン分の
Ｔ　Ｆ　Ｔ　１３は非導通状態になり、蓄積された電荷
は次に走査を受けるまで保持される。

この結果、液晶層１４の表示状態は維持される。

第５図および第６図は、この種のアクティブマトリクス
型液晶表示装置の１画素分の構成例を示しており、第５
図はアレイ基板上での平面図、第６図は第５図ＶＩ−Ｖ
１部の断面図である。

上記Ｔ　Ｆ　Ｔ　１３は、図示下方のガラス基板２０上
に形成され、走査線１１と一体のゲート電極２１．ゲー
ト絶縁膜２２、半導体層２３、信号線１２と一体のドレ
イン電極２４、ソース電極２５からなり、このソース電
極２５に表示電極２６が接続されている。また、走査線
１１とほぼ平行に補助容量線２７が形成されている。こ
の補助容量線２７は、ゲート絶縁膜２２を介して表示電
極２６と部分的に対向するように設けられており、表示
電極２６との重なり部分で付加的な補助容量を得ている
。この補助容量は、第４図における画素容量１５を増加
させ、保持期間でのＴＦＴ１３の漏れ電流、および、表
示電極２６と他の電極との間の容量結合による表示電極
電位の変動を緩和する。

一方、図示上方のガラス基板２８には共通電極２９が形
成されており、液晶層１４を介して図示下方のガラス基
板２０と対向している。そして、この共通電極２９と前
記表示電極２６との間の電界により、この間に位置する
液晶層１４を駆動して所定の表示を行う。

（発明が解決しようとする課題）上記のような構造のアクティブマトリクス型液晶表示装
置は電極配置が複雑であり、しかも、多層配線を用いて
いるため、電極間のショートが発生し易い。これらのシ
ョートの多くは、ゲート絶縁膜２２を介して配置された
ゲート電極２１とソース電極２５との間、および、表示
電極２６と補助容量線２７との間に発生する。このよう
なショートが発生すると、表示電極２６の電位が所定値
にならず、表示画面上に点欠陥が生じる。特に、輝点欠
陥は、画質を大きく損なうため、歩留り低下の大きな要
因になっている。

このような点欠陥が生じた場合、ショート部分を取除く
ための補修が必要となる。このような補修法については
従来から種々提案されているが、代表的な例としてレー
ザを用いる補修法がある。

この補修法では、例えば、ショートが表示電極２６と補
助容量線２７との間で生じた場合、第５図で示すように
、補助容量線２７をレーザにより破線部分ａでカッティ
ングし、ショート部分を取除いている。

しかし、上記の補修法によると、補修を施した画素では
補助容量が無くなってしまうので、ＴＦＴ１３のリーク
電流や、表示電極２６と他の電極との間の容量結合によ
る影響を受は易くなる。このため、表示電極２６の電位
が所定の電位からずれてしまい、点欠陥を完全に目立た
なくすることは困難である。また、このような補修方法
は、補助容量線２７が片側からしか給電されていない場
合や、ゲート電極２１とソース電極２５との間のショー
トには適用できない。

本発明の目的は、電極間等のショートに起因する点欠陥
をレーザ補修法等により、はぼ完全に補修することが可
能で、点欠陥のほとんど無い高い表示品位を有するアク
ティブマトリクス型液晶表示装置を提供することにある
。

〔発明の構成〕

（課題を解決するための手段）本発明によるアクティブマトリックス型液晶表示装置は
、それぞれ複数の行選択線および列選択線を絶縁膜を介
して互いに交差するごとく配設し、それぞれ１画素とな
るこれらの各交点部分に、それぞれスイッチング素子お
よびこのスイッチング素子を介して表示電極を設け、さ
らにこの表示電極の一部に補助容量を形成すると共に、
この表示電極とこれに対向する共通電極との間に液晶層
を挾持した構成において、前記表示電極を１画素当り複
数個に分割して配置すると共に、この各表示電極に前記
スイッチング素子をそれぞれ設け、前記各表示電極間に
各表示電極とそれぞれ絶縁膜を介して重なり合い且つ他
の画素構成要素と電気的に接続されていない導電体を設
けたものである。

（作用）本発明では、電極間等にショートが生じた場合、このシ
ョート部分をレーザカッティング等により除去し、つい
で、導電体を各表示電極との重なり部分でショートさせ
、各表示電極を導電体により電気的に接続する。

（実施例）以下、本発明の一実施例を第１図および第２図を参照し
て説明する。なお、前記第４図、第５図および第６図に
示した装置と対応する部分には同一符号を付して説明す
る。

第１図は、アレイ基板上の１画素部分を示す平面図であ
る。第１図において、行選択線である複数の走査線１１
と、列選択線である複数の信号線１２とが互いに交差す
るごとく配設され、これらの各交点部分にはスイッチン
グ素子であるＴＦＴ１３が設けられている。このＴ　Ｐ
　Ｔ　＋３は、上記走査線１１と一体のゲート電極２１
、半導体層２３、上記信号線１２と一体のドレイン電極
２４、ソース電極２５を有してなり、このソース電極２
５に表示電極２６が接続されている。また、上記走査線
１１とほぼ平行に補助容量線２７が形成されている。

そして、上記スイッチング素子としてのＴＰＴＩ３およ
び表示電極２６は、１画素当り２個づつ設けられており
、これらは図示横方向の行選択線としての走査線１１の
長さ方向に沿って並置されている。すなわち、表示電極
２６は１画素当り２個に分割して配置されていると共に
、この分割した各表示電極２６にＴ　Ｆ　Ｔ　１３がれ
ぞれ設けられて゛いる。また、上記１画素当り２つの表
示電極２６に対しては、これらとそれぞれ一部が重なる
ように導電体３１が設けられている。ただし、この導電
体３１は、第２図で示すように、ゲート絶縁膜２２によ
り、前記２つの表示電極２６との間が絶縁されている。

また、これら２つの表示電極２６を横切って走査線１１
とほぼ平行に上記補助容量線２７が形成されている。

第２図は、上記１画素部分の第１図ｎ−ｙｎ部の断面図
である。

以下、この部分の構成を製造工程にしたがって説明する
。始めに、図示下方のアレイ基板Ａ側を説明する。まず
、例えばガラス等からなる絶縁性基板２０の一生面（図
示上面）に、例えば遮光性材料であるクロム（Ｃｒ）膜
をスパッタ法で被覆させた後、所定の形状にフォトエツ
チングすることによって、ゲート電極２１、補助容量線
２７および導電体３１をそれぞれ形成する。この際、第
１図の行選択線としての走査線１１もゲート電極２１と
一体に同じ工程で形成する。次に、これらを覆うように
、例えば酸化シリコン（Ｓ　ｉ　Ｏｘ）からなるゲート
絶縁膜２２をプラズマＣＶＤ法により形成する。

このゲート絶縁膜２２が、第１図におけるゲート電極２
１とドレイン電極２４、ソース電極２５との間に介在す
る絶縁膜である。また、このゲート絶縁膜２２の、ゲー
ト電極２１と対向する部分には、例えばｉ型の水素化ア
モルファスシリコン（ａ−３ｉ　：　Ｈ）からなる半導
体層２３を、プラズマＣＶＤ法を利用して形成する。こ
の半導体層２３上には、電気的に互いに分離されたｎ型
ａ−３ｉ：Ｈからなるドレイン領域２４ａとソース領域
２５１とを、同じくプラズマＣＶＤ法を利用して設けて
いる。

また、ゲート絶縁膜２２上の、ソース領域２Ｓａ側に隣
り合う部分には、表示電極２６を設ける。この表示電極
２６は、例えばＩＴＯ（インジウム・チン・オキサイド
）膜をスパッタ法で被覆した後、所定形状にフォトエツ
チングすることにより形成される。また、ソース領域２
５！には、ソース電極２５の一端が接続され、このソー
ス電極２５の他端は表示電極２６上に延在して接続され
ている。

一方、ドレイン領域２４１には、ドレイン電極２４の一
端が接続されている。ここで、ドレイン電極２４とソー
ス電極２５とは、例えばモリブデン（ＭＯ）膜とアルミ
ニウム（Ａ１）膜とをスパッタ法で順次被膜形成した後
、所定形状にフォトエツチングするという同じ工程で形
成する。また、第１図における列選択線としての信号線
１２もドレイン電極２４と一体に同じ工程で形成する。

これによって、所定のアレイ基板Ａが得られる。

次に、図示上方の対向基板Ｂ側は、まず、例えばガラス
等からなる絶縁性基板２８の一主面（図示下面）に、例
えばＩＴＯからなる共通電極２９を形成する。

ここで、前記アレイ基板Ａの一主面上の全面には、例え
ば低温キュア型のポリイミド（ＰＩ）からなる配向膜３
２が形成されているが、上記対向基板Ｂの一主面全面に
も、同じく、例えば低温キュア型のポリイミドからなる
配向膜３３を形成する。

そして、アレイ基板Ａおよび対向基板Ｂの一主面にそれ
ぞれ形成された配向膜３２．３３を布等により所定の方
向にこすることにより、ラビングによる配向処理をそれ
ぞれ施す。さらに、アレイ基板Ａと対向基板Ｂとを前述
したー主面が互いに対抗し、かつ互いの配向軸がほぼ９
Ｇ’を成すように組合わせる。そして、これらによって
得られる間隔内に液晶層１４を挾持させる。

なお、アレイ基板Ａおよび対向基板Ｂの各他生面側には
、それぞれ偏光板３４．３５が被着されており、これら
アレイ基板Ａおよび対向基板Ｂのどちらか一方の他主面
側から照明が行われる。

上記構成において、表示電極２６と補助容量線２７との
間の、例えば第１図で示すＸ印のポイントｘ１でショー
トが生じた場合、まず、レーザにより補助容量線２７の
破線１１部分、すなわち、図示左方の表示電極２６の両
側に相当する部分を切断することにより、ショート部分
を取除く。ついで、導電体３１と２つの表示電極２６と
の重なり部分をレーザで打ち抜き、ゲート絶縁膜２２を
貫いて導電体３１と２つの表示電極２６との間をショー
トさせ、２つの表示電極２６を導電体３１により電気的
に接続する。

このようにすると、画素全体では、当初の補助容量の１
／２が残ることになり、第５図の従来の場合に比べて、
ＴＦＴ１３のリーク電流や、表示電極２６と周囲の電極
との容量結合による表示電極電位のずれを小さく抑える
ことができ、補修を施した画素をほとんど目立たなくす
ることができる。

また、ゲート電極２１とソース電極２５とが、例えば第
１図のＸ印のポイントｘ２でショートした場合は、レー
ザによりソース電極２５を破線ａ２に沿って切断し、ソ
ース電極２５を表示電極２６から切り離すことにより、
ショート部分を取除く。この場合も上記と同様にして、
２つの表示電極２６を導電体３１によって電気的に接続
することにより、ＴＦＴ１３から切り離された表示電極
２６にも電荷を供給することができる。

実際に上記の点欠陥補修を施した液晶パネルの表示状態
を白ラスタ−、黒ラスター、動画表示でそれぞれ観察し
たが、いずれの場合も、補修画素とその周辺の画素との
輝度差は非常に小さく、実用上問題ないレベルに抑える
ことができた。

第３図は本発明の他の実施例におけるアレイ基板上の１
画素部分を示す平面図である。この実施例は、第１図の
実施例に対し、補助容量線２７の位置と２つの表示電極
２６の形状が異なっている。

すなわち、補助容量線２７を２つの表示電極２６の上端
部に配置し、また、各表示電極２６には、補助容量線２
７に沿ったくびれ部３６を設けている。

上記構成において、表示電極２６と補助容量線２７との
間、すなわち、第３図のＸ印のポイントｘ３でショート
が発生した場合は、一方の表示電極２６を破線１３の部
分で切断することにより、ショート部分を取除く。その
後、導電体３１と２つの表示電極２６との重なり部分を
レーザで打ち抜き、導電体３１を介して２つの表示電極
２６を電気的に接続する。

ここで、第１図で示した実施例では、補助容量線２７と
一方の表示電極２６との間のショートに対して補助容量
線２７を切断するため、補助容量線４Ｇが両側から給電
されていたとしても１ラインで１個所の補修しかできず
、一方、片側からの給電の場合には、補修することがで
きない。これに対し、第３図の実施例では、表示電極２
６を切断するため、補助容量線２７が片側からしか給電
されていない場合にも適用することができる。レーザ補
修による効果は、第１図の実施例とまったく同じである
。

なお、上記いずれの実施例においても、表示電極２６は
１画素につき２個設けているが、３個以上に分割して並
設してもよい。このように、表示電極２６を１画素につ
き複数個に分けることにより、故障部分が確認しやすく
なる。また、補助容量線２７は、必要なければ特に設け
なくてもよい。

〔発明の効果〕

以上のように本発明によれば、電極間等のショートに起
因する点欠陥をレーザ補修法等により、はとんど完全に
補修することが可能となり、このため、点欠陥のほとん
ど無い、高い表示品位を有するアクティブマトリクス型
液晶表示装置を得ることができる。

【図面の簡単な説明】

第１図は本発明によるアクティブマトリクス型液晶表示
装置の一実施例を示すアレイ基板上の１画素部分の平面
図、第２図は第１図における■−■部の断面図、第３図
は本発明の他の実施例を示すアレイ基板上の１画素部分
の平面図、第４図はアクティブマトリクス型液晶表示装
置の動作原理の説明図、第５図は従来のアクティブマト
リクス型液晶表示装置を示すアレイ基板上の１画素部分
の平面図、第６図は第５図Ｖｌ−ＶＩ部の断面図である
。１１・・行選択線、１２・・列選択線、１３・・スイッ
チング素子、１４・・液晶層、２２・・絶縁膜、２６・
・表示電極、２９・・共通電極、３１・・導電体。

Claims

【特許請求の範囲】

（１）それぞれ複数の行選択線および列選択線を絶縁膜
を介して互いに交差するごとく配設し、それぞれ１画素
となるこれらの各交点部分に、それぞれスイッチング素
子およびこのスイッチング素子を介して表示電極を設け
、さらにこの表示電極の一部に補助容量を形成すると共
に、この表示電極とこれに対向する共通電極との間に液
晶層を挾持したアクティブマトリクス型液晶表示装置に
おいて、前記表示電極を１画素当り複数個に分割して配置すると
共に、この各表示電極に前記スイッチング素子をそれぞ
れ設け、前記各表示電極間に各表示電極とそれぞれ絶縁
膜を介して重なり合い且つ他の画素構成要素と電気的に
接続されていない導電体を設けたことを特徴とするアク
ティブマトリクス型液晶表示装置。