JPH03212684A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH03212684A JPH03212684A JP2007807A JP780790A JPH03212684A JP H03212684 A JPH03212684 A JP H03212684A JP 2007807 A JP2007807 A JP 2007807A JP 780790 A JP780790 A JP 780790A JP H03212684 A JPH03212684 A JP H03212684A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- output
- video
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は信号処理回路、特に動画における動きのある部
分を強肩して、その部分の画像の解像度が実質的に向上
されるような信号の処理を行う信号処理回路に関する。
分を強肩して、その部分の画像の解像度が実質的に向上
されるような信号の処理を行う信号処理回路に関する。
（従来の技術）
従来から静止画や動画の記録再生や表示を行うようにし
た各種の装置が知られている。
た各種の装置が知られている。
（発明が解決しようとする課題）
従来、画像の処理に関して例えば走査線補間システムの
場合に、動き検出のアルゴリズムについての工夫や、走
査線補間の方法そのものに関する工夫は色々となされて
来ているが、画像データ自体の処理を行なって画像の動
画部分を強調して、その部分の画像の解像度が実質的に
向上させるようにすることは行なわれていなかった。
場合に、動き検出のアルゴリズムについての工夫や、走
査線補間の方法そのものに関する工夫は色々となされて
来ているが、画像データ自体の処理を行なって画像の動
画部分を強調して、その部分の画像の解像度が実質的に
向上させるようにすることは行なわれていなかった。
（課題を解決するための手段）
本発明は画像表示装置あるいは画像の記録再生装置にお
いて、映像信号における１フレーム期間または１フィー
ルド期間だけ隔てた映像信号の差をとって動き部分信号
を得る手段と、前記した動き部分信号を入力の映像信号
に加算して出力する手段とを備えて動画像部分の強調が
行われるようにした信号処理回路を提供する。
いて、映像信号における１フレーム期間または１フィー
ルド期間だけ隔てた映像信号の差をとって動き部分信号
を得る手段と、前記した動き部分信号を入力の映像信号
に加算して出力する手段とを備えて動画像部分の強調が
行われるようにした信号処理回路を提供する。
（作用）
画像表示装置あるいは画像の記録再生装置における信号
処理の対象にされている映像信号における１フレーム期
間または１フィールド期間だけ隔てた映像信号の差をと
って動き部分信号を発生させ、その動き部分信号を入力
の映像信号に加算して、動画部分が強調された映像信号
を出力する。
処理の対象にされている映像信号における１フレーム期
間または１フィールド期間だけ隔てた映像信号の差をと
って動き部分信号を発生させ、その動き部分信号を入力
の映像信号に加算して、動画部分が強調された映像信号
を出力する。
（実施例）
以下、添付図面を参照して本発明の信号処理回路の具体
的な内容を詳細に説明する。
的な内容を詳細に説明する。
第１図乃至第３図は本発明の信号処理回路の各異なる実
施例を示すブロック図、第４図はフィールドメモリの構
成例を示すブロック図である。
施例を示すブロック図、第４図はフィールドメモリの構
成例を示すブロック図である。
第１図乃至第３図に示す本発明の信号処理回路の各実施
例を示すブロック図において、１はデジタル信号の状態
の映像信号の入力端子、３はフィールドメモリまたはフ
レームメモリ（以下、メモリと記載されることもある）
、４は減算器、６は係数回路、７は加算器、８は出力端
子であり、また、第１図及び第２図において２は減算器
、５は係数回路、第２図において９はリミッタ、第３図
において１０は加算器、１１．１２は係数回路であり、
さらに第４図においてａは入力端子、１３は２６２水平
走査期間の遅延回路、１４は２６３水平走査期間の遅延
回路、１５は加算器、１６は１／２回路、ｂは出力端子
である。
例を示すブロック図において、１はデジタル信号の状態
の映像信号の入力端子、３はフィールドメモリまたはフ
レームメモリ（以下、メモリと記載されることもある）
、４は減算器、６は係数回路、７は加算器、８は出力端
子であり、また、第１図及び第２図において２は減算器
、５は係数回路、第２図において９はリミッタ、第３図
において１０は加算器、１１．１２は係数回路であり、
さらに第４図においてａは入力端子、１３は２６２水平
走査期間の遅延回路、１４は２６３水平走査期間の遅延
回路、１５は加算器、１６は１／２回路、ｂは出力端子
である。
第１図において入力端子１に供給された映像信号は、減
算器２，４に対して被減数信号として供給されるととも
に、加算器７にも供給されている。
算器２，４に対して被減数信号として供給されるととも
に、加算器７にも供給されている。
前記の減算器２には減数信号として係数回路５の出力信
号が供給されており、前記した減算器２の出力信号はメ
モリ３に記憶される。メモリ３としては例えばＦＩＦ○
を用いたり、あるいは１フィールド期間（または１フレ
ーム期間）毎に順次交互に書込みと読出しとを行うよう
になされた２個のメモリを用いたりして、現在の１フィ
ールド期間（または１フレーム期間）の映像信号よりも
１フィールド期間（または１フレーム期間）以前の映像
信号がメモリ３から読詐されて減算器４に減数信号とし
て供給されるようにする。
号が供給されており、前記した減算器２の出力信号はメ
モリ３に記憶される。メモリ３としては例えばＦＩＦ○
を用いたり、あるいは１フィールド期間（または１フレ
ーム期間）毎に順次交互に書込みと読出しとを行うよう
になされた２個のメモリを用いたりして、現在の１フィ
ールド期間（または１フレーム期間）の映像信号よりも
１フィールド期間（または１フレーム期間）以前の映像
信号がメモリ３から読詐されて減算器４に減数信号とし
て供給されるようにする。
前記の減算器４では、それに入力端子１から供給されて
いる現在の映像信号を被減数信号とし、メモリ３から読
出された現在の１フィールド期間（または１フレーム期
間）の映像信号よりも１フィールド期間（または１フレ
ーム期間）以前の映像信号を差引いた差分の信号を係数
回路５，６に供給する。
いる現在の映像信号を被減数信号とし、メモリ３から読
出された現在の１フィールド期間（または１フレーム期
間）の映像信号よりも１フィールド期間（または１フレ
ーム期間）以前の映像信号を差引いた差分の信号を係数
回路５，６に供給する。
前記した係数回路５は、例えば１よりも小さな係数を前
記の減算ｌＩ４から出力された差分の信号に乗算して減
算器２に減数信号として供給して、減算器２→メモリ３
→減算ＩＩ４→係数回路５→減算器２の一巡のループの
動作により減算器４からは、映像信号における１フレー
ム期間または１フィールド期間だけ隔てた映像信号の差
信号（動きの検出信号）が出力される。
記の減算ｌＩ４から出力された差分の信号に乗算して減
算器２に減数信号として供給して、減算器２→メモリ３
→減算ＩＩ４→係数回路５→減算器２の一巡のループの
動作により減算器４からは、映像信号における１フレー
ム期間または１フィールド期間だけ隔てた映像信号の差
信号（動きの検出信号）が出力される。
減算器４から出力された映像信号における１フレーム期
間または１フィールド期間だけ隔てた映像信号の差信号
は、適当な直線的な入出力特性を有する係数回路６に供
給される。前記の係数回路６は１例えば所定の係数を入
力信号に乗算する乗算器で構成されたり、あるいはＲＯ
Ｍテーブルを用いて構成できる。
間または１フィールド期間だけ隔てた映像信号の差信号
は、適当な直線的な入出力特性を有する係数回路６に供
給される。前記の係数回路６は１例えば所定の係数を入
力信号に乗算する乗算器で構成されたり、あるいはＲＯ
Ｍテーブルを用いて構成できる。
係数回路６では前記した減算器４から供給された前記の
差信号に所定の係数が乗算された状態の出力信号を出力
して加算器７に供給し、前記の加算器７からは入力の映
像信号に前記した差信号が加算された状態の映像信号が
出力端子８に出力される。
差信号に所定の係数が乗算された状態の出力信号を出力
して加算器７に供給し、前記の加算器７からは入力の映
像信号に前記した差信号が加算された状態の映像信号が
出力端子８に出力される。
前記のようにして出力端子８に出力された映像信号は、
動画の部分が強調されて、その部分の解像度が実質的に
向上された状態の映像信号となされている。
動画の部分が強調されて、その部分の解像度が実質的に
向上された状態の映像信号となされている。
第４図は走査線数が５２５本で２対１の飛越走査方式が
採用されている映像信号に対して使用されるフィールド
メモリＭの構成例であり、このフィールドメモリＭは、
前記した第１図示の信号処理回路におけるメモリ３とし
てフィールドメモリが使用される際に用いられる他、第
２図及び第３図に示されている信号処理回路におけるメ
モリ３としてフィールドメモリが使用される際にも用い
られてよい、第４図中に示されている入出力端子ａ、ｂ
と第１図乃至第３図中に示されているメモリ３における
入出力端子ａ、ｂとは互に対応しているものである。な
お、この第４図に示されているような構成のフィールド
メモリが使用された場合には、動画における動きの部分
の強調ができる他に静止画における精細度の向上も実現
できる。
採用されている映像信号に対して使用されるフィールド
メモリＭの構成例であり、このフィールドメモリＭは、
前記した第１図示の信号処理回路におけるメモリ３とし
てフィールドメモリが使用される際に用いられる他、第
２図及び第３図に示されている信号処理回路におけるメ
モリ３としてフィールドメモリが使用される際にも用い
られてよい、第４図中に示されている入出力端子ａ、ｂ
と第１図乃至第３図中に示されているメモリ３における
入出力端子ａ、ｂとは互に対応しているものである。な
お、この第４図に示されているような構成のフィールド
メモリが使用された場合には、動画における動きの部分
の強調ができる他に静止画における精細度の向上も実現
できる。
前記した第１図に示した信号処理回路においては減算器
４から出力された映像信号における１フレーム期間また
は１フィールド期間だけ隔てた映像信号の差信号が、適
当な直線的な入出力特性を有する係数回路６に供給され
るようにしていたが、第２図に示されている信号処理回
路では減算器４から出力された映像信号における１フレ
ーム期間または１フィールド期間だけ隔てた映像信号の
差信号をリミッタ９を介して適当な直線的な入出力特性
を有する係数回路６に供給するようにしているのであり
、また、第３図に示されている信号処理回路では、既述
した第１図に示した信号処理回路における減算器２を加
算器１０に代えるとともに、係数回路５を係数回路１１
と係数回路１２とに分けた構成のものとしたものであり
、この第３図に示されている信号処理回路の動作は既述
した第１図示の信号処理回路の動作と全く同じであるか
ら、動作の具体的な説明は省略する。
４から出力された映像信号における１フレーム期間また
は１フィールド期間だけ隔てた映像信号の差信号が、適
当な直線的な入出力特性を有する係数回路６に供給され
るようにしていたが、第２図に示されている信号処理回
路では減算器４から出力された映像信号における１フレ
ーム期間または１フィールド期間だけ隔てた映像信号の
差信号をリミッタ９を介して適当な直線的な入出力特性
を有する係数回路６に供給するようにしているのであり
、また、第３図に示されている信号処理回路では、既述
した第１図に示した信号処理回路における減算器２を加
算器１０に代えるとともに、係数回路５を係数回路１１
と係数回路１２とに分けた構成のものとしたものであり
、この第３図に示されている信号処理回路の動作は既述
した第１図示の信号処理回路の動作と全く同じであるか
ら、動作の具体的な説明は省略する。
（発明の効果）
以上、詳細に説明したところから明らかなように、本発
明は映像信号における１フレーム期間または１フィール
ド期間だけ隔てた映像信号の差信号を得る手段と、前記
した差信号を入力の映像信号に加算して出力する手段と
を備えてなる信号処理回路であるから、この本発明の信
号処理回路では簡単な構成の信号処理回路により画像デ
ータ自体の処理を行なって画像の動画部分を強調して、
その部分の両像の解像度が実質的に向上させるようにす
ることができるのであり、本発明によれば既述した問題
点は良好に解決できる。
明は映像信号における１フレーム期間または１フィール
ド期間だけ隔てた映像信号の差信号を得る手段と、前記
した差信号を入力の映像信号に加算して出力する手段と
を備えてなる信号処理回路であるから、この本発明の信
号処理回路では簡単な構成の信号処理回路により画像デ
ータ自体の処理を行なって画像の動画部分を強調して、
その部分の両像の解像度が実質的に向上させるようにす
ることができるのであり、本発明によれば既述した問題
点は良好に解決できる。
第１図乃至第３図は本発明の信号処理回路の各異なる実
施例を示すブロック図、第４図はフィールドメモリの構
成例を示すブロック図である。 １・・・映像信号の入力端子、２，４は減算器、３・・
・フィールドメモリまたはフレームメモリ、５゜６．１
１．１２・・・係数回路、７・・・加算器、８・・・出
力端子、９・・・リミッタ、１０・・・加算器、ａ・・
入力端子、１３・・・２６２水平走査期間の遅延回路、
１４・・２６３水平走査期間の遅延回路、１５・・・加
算器、１８・・・１／２回路、ｂ・・出力端子。 特許出頴人 日本ビクター株式会社
施例を示すブロック図、第４図はフィールドメモリの構
成例を示すブロック図である。 １・・・映像信号の入力端子、２，４は減算器、３・・
・フィールドメモリまたはフレームメモリ、５゜６．１
１．１２・・・係数回路、７・・・加算器、８・・・出
力端子、９・・・リミッタ、１０・・・加算器、ａ・・
入力端子、１３・・・２６２水平走査期間の遅延回路、
１４・・２６３水平走査期間の遅延回路、１５・・・加
算器、１８・・・１／２回路、ｂ・・出力端子。 特許出頴人 日本ビクター株式会社
Claims (1)
- 画像表示装置あるいは画像の記録再生装置において、映
像信号における１フレーム期間または１フィールド期間
だけ隔てた映像信号の差をとって動き部分信号を得る手
段と、前記した動き部分信号を入力の映像信号に加算し
て出力する手段とを備えて動画像部分の強調が行われる
ようにした信号処理回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007807A JP2827024B2 (ja) | 1990-01-17 | 1990-01-17 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007807A JP2827024B2 (ja) | 1990-01-17 | 1990-01-17 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03212684A true JPH03212684A (ja) | 1991-09-18 |
| JP2827024B2 JP2827024B2 (ja) | 1998-11-18 |
Family
ID=11675888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007807A Expired - Lifetime JP2827024B2 (ja) | 1990-01-17 | 1990-01-17 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827024B2 (ja) |
-
1990
- 1990-01-17 JP JP2007807A patent/JP2827024B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827024B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0808070B1 (en) | Image signal processor and processing method | |
| US4807034A (en) | Noise reduction circuit for video signal having field memory | |
| JPH0748862B2 (ja) | 再帰型濾波方式 | |
| US5668914A (en) | Video signal reproduction processing method and apparatus for reproduction of a recorded video signal as either a sharp still image or a clear moving image | |
| JPS6370689A (ja) | 動き検出回路 | |
| JP2006523409A (ja) | 空間画像変換装置及び方法 | |
| US7961961B2 (en) | Image processing apparatus and image processing program using motion information | |
| JPH03212684A (ja) | 信号処理回路 | |
| JPH06319152A (ja) | 時空間画像フィルタ | |
| JPH01273487A (ja) | デジタルｘ線装置 | |
| JP2002095010A (ja) | 画像処理装置、画像処理システム、画像処理方法、及び記憶媒体 | |
| JPH04296176A (ja) | 手振れ補正回路及びその方法 | |
| JPH01291581A (ja) | 動き補正型テレシネ装置 | |
| JPS59210773A (ja) | テレビジヨン信号処理回路 | |
| KR100266267B1 (ko) | 1필드 영상메모리를 1프레임으로 출력하는 장치와방법 | |
| JPH02241273A (ja) | 画像信号の雑音軽減回路 | |
| KR920007917B1 (ko) | 순차 주사신호 재생회로 | |
| JPH07170461A (ja) | 撮像装置 | |
| JPH0437264A (ja) | 雑音抑圧装置 | |
| JPH0736625B2 (ja) | 動き検出回路 | |
| JPH03266565A (ja) | 巡回型ノイズリデューサ | |
| JPH01194780A (ja) | ライン数変換方法 | |
| JPH07177531A (ja) | 撮像装置 | |
| JPH05110934A (ja) | 画像の動きベクトル検出装置 | |
| JPH0455030B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |