JPH03212922A - Forming method of alignment mark of semiconductor device - Google Patents
Forming method of alignment mark of semiconductor deviceInfo
- Publication number
- JPH03212922A JPH03212922A JP2009011A JP901190A JPH03212922A JP H03212922 A JPH03212922 A JP H03212922A JP 2009011 A JP2009011 A JP 2009011A JP 901190 A JP901190 A JP 901190A JP H03212922 A JPH03212922 A JP H03212922A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- film
- substrate
- forming
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】 〔概要〕 半導体装置のアライメントマーク形成方法に関し。[Detailed description of the invention] 〔overview〕 Regarding a method for forming alignment marks for semiconductor devices.
アライメントマークの検出精度を向上させるためのアラ
イメントマークの形成方法を目的とし。The purpose of this paper is a method for forming alignment marks to improve alignment mark detection accuracy.
半導体基板上に分離膜を形成する工程と、該分離膜上の
一部にアライメントマークを形成する工程と、該アライ
メントマークと該分離膜を覆う連結せる被膜を形成する
工程とを有し、該分離膜は該基板と該被膜を分離し、該
基板が該アライメントマーク上の該被膜に影響を与えな
い半導体装置のアライメントマーク形成方法により構成
するゆ〔産業上の利用分野〕
本発明は半導体装置のアライメントマーク形成方法に関
する。The method includes a step of forming a separation film on a semiconductor substrate, a step of forming an alignment mark on a part of the separation film, and a step of forming a connecting film covering the alignment mark and the separation film. The separation film separates the substrate and the coating, and the substrate is formed by a method of forming an alignment mark for a semiconductor device in which the coating does not affect the coating on the alignment mark. The present invention relates to a method for forming an alignment mark.
近年、半導体装置の高集積化に伴い、露光装置によるレ
ジストパターン形成では高精度のアライメントが要求さ
れている。2. Description of the Related Art In recent years, as semiconductor devices have become highly integrated, highly accurate alignment is required in resist pattern formation using an exposure device.
半導体装置の高集積化に伴いアライメントマークも小さ
くなり、それを高精度に検出するために種々の方法が実
施されている。As semiconductor devices become more highly integrated, alignment marks become smaller, and various methods are being implemented to detect them with high precision.
例えば、複数のアライメントマークを並べて回折格子を
形成し、レーザ光をスキャンしながら反射光強度を観測
し、アライメントマークが形成されている所では干渉に
より反射光強度が大きくなることを利用して検出する方
法、アライメントマークのパターンを画像に取り込んで
2画像処理によりそれらを検出する方法、さらに多波長
の光を用いて検出する方法などが実施されている。For example, by arranging multiple alignment marks to form a diffraction grating and observing the reflected light intensity while scanning the laser beam, detection is performed by taking advantage of the fact that the reflected light intensity increases due to interference where alignment marks are formed. A method of capturing alignment mark patterns into an image and detecting them by two-image processing, and a method of detecting using light of multiple wavelengths have been implemented.
これらは、いずれもアライメントマークの形状とその配
置、及びその検出方法に関するもので。These all relate to the shape of the alignment mark, its placement, and its detection method.
アライメントマークの出来が悪いとアライメントマーク
検出の精度が上がらない。そこで、アライメント精度を
向上させるためには、アライメントマークの形成につい
ても工夫を要する。If the quality of the alignment mark is poor, the accuracy of alignment mark detection cannot be improved. Therefore, in order to improve alignment accuracy, it is necessary to devise ways to form alignment marks.
第3図(a)乃至(c)は配線パターンを形成するため
のアライメントマーク形成の従来工程を示す断面図で、
以下、これらの図を参照しながら説明する。FIGS. 3(a) to 3(c) are cross-sectional views showing the conventional process of forming alignment marks for forming wiring patterns.
The following description will be made with reference to these figures.
第3図(a)参照
Si基板1上に、アライメントマーク3が基板1のスク
ライプ部分に形成される。このアライメントマーク3は
1例えばPSGをエツチングしてコンタクトホールの形
成と同時に形成される。Referring to FIG. 3(a), alignment marks 3 are formed on the Si substrate 1 at the scribe portions of the substrate 1. As shown in FIG. The alignment mark 3 is formed simultaneously with the formation of the contact hole by etching the PSG, for example.
第3図(b)参照
全面に配線パターンを形成するためのAtの被膜4を形
成する。Referring to FIG. 3(b), an At film 4 for forming a wiring pattern is formed on the entire surface.
第3図(c)参照 被膜4の上にレジスト膜5を形成する。See Figure 3(c) A resist film 5 is formed on the coating 4.
この状態で配線バターニングのためのアライメントを行
う。In this state, alignment for wiring patterning is performed.
前述の回折格子のマークを用いる方法によりアライメン
トマーク検出を行った例を第4図(a)。FIG. 4(a) shows an example of alignment mark detection performed by the method using the above-mentioned diffraction grating marks.
(b)に示す。Shown in (b).
第4図(a)は第3図(c)に対応し、被膜4が大きな
結晶粒状態にあることを模式的に示す。FIG. 4(a) corresponds to FIG. 3(c) and schematically shows that the coating 4 is in the state of large crystal grains.
第4図(b)はレーザ光でスキャンした時の反射光強度
を示す。アライメントマークの形成されている所は反射
光強度が干渉し合って大きくなり。FIG. 4(b) shows the reflected light intensity when scanning with a laser beam. Where alignment marks are formed, the intensity of reflected light increases as it interferes with each other.
この波形を処理することによってアライメントマーク中
心を知ることができる。例えば9反射光強度はピーク値
を100とし1反射光強度が50のところで点を引き、
波形との交点をA、Bとし、線分ABの中点をアライメ
ントマークの中心として知ることができる。By processing this waveform, the center of the alignment mark can be found. For example, for 9 reflected light intensity, the peak value is 100, and a point is drawn when 1 reflected light intensity is 50,
The intersection points with the waveform are designated as A and B, and the midpoint of line segment AB can be known as the center of the alignment mark.
ところが、被膜4は膜厚、材料、熱処理などにより、基
板lと反応して結晶粒が大きく成長し。However, depending on the film thickness, material, heat treatment, etc., the film 4 reacts with the substrate 1, causing crystal grains to grow large.
アライメントマーク3の幅が狭い時はアライメントマー
ク3上の被膜4にまでその影響が及び、アライメントマ
ーク3上及び端の表面の凹凸をはげしくするという事態
がよ(発生する。こういう事態が発生すると第4図(b
)に示すようにノイズが大きくなってアライメントマー
ク3の中心の位置を検出する精度が落ちてくる。When the width of the alignment mark 3 is narrow, the influence extends to the coating 4 on the alignment mark 3, and the surface of the alignment mark 3 and its edges becomes extremely uneven. Figure 4 (b
), the noise increases and the accuracy of detecting the center position of the alignment mark 3 decreases.
従って、アライメントマーク3を検出するために種々の
方法を採用しても、アライメントマーク3上及び端の被
膜4の表面状態を良くしないとアライメント精度は向上
しない。Therefore, even if various methods are employed to detect the alignment mark 3, the alignment accuracy will not improve unless the surface condition of the coating 4 on and at the ends of the alignment mark 3 is improved.
本発明はアライメントマークの被膜4の表面の荒れを防
ぎ、アライメントマーク検出の精度をあげるアライメン
トマーク形成方法を提供することを目的とする。An object of the present invention is to provide an alignment mark forming method that prevents the surface of the coating 4 of the alignment mark from becoming rough and improves the accuracy of alignment mark detection.
上記課題は、基板l上に分離膜2を形成する工程と、該
分離膜2上の一部にアライメントマーク3を形成する工
程と、該アライメントマーク3と該分離膜2を覆う連結
せる被膜4を形成する工程とを有し、該分離膜2は該基
板1と該被膜4を分離し、該基板lが該アライメントマ
ーク3上の該被膜4に影響を与えない半導体装置のアラ
イメントマーク形成方法によって解決される。The above-mentioned problems include a step of forming a separation film 2 on a substrate l, a step of forming an alignment mark 3 on a part of the separation film 2, and a connecting film 4 covering the alignment mark 3 and the separation film 2. The separation film 2 separates the substrate 1 and the coating 4, and the substrate 1 does not affect the coating 4 on the alignment mark 3. solved by.
本発明では、アライメントマーク3を形成する前にその
アライメントマーク3より広い分離膜2を基板1に形成
している。その結果、アライメントマーク3周囲の被膜
4は基板1と分離し、基板1が被膜4に影響を及ぼすこ
とがなくなる。また。In the present invention, before forming the alignment mark 3, the separation film 2, which is wider than the alignment mark 3, is formed on the substrate 1. As a result, the coating 4 around the alignment mark 3 is separated from the substrate 1, and the substrate 1 no longer affects the coating 4. Also.
基板1の影響で被膜4の表面が荒れて凹凸が激しくなる
といった事態を避けることができる。It is possible to avoid a situation where the surface of the coating 4 becomes rough due to the influence of the substrate 1 and becomes extremely uneven.
その結果、アライメントマーク3上及び周囲からの反射
光強度のノイズが減少して、アライメントマーク3の検
出が高精度にできるようになる。As a result, noise in the intensity of reflected light on and around the alignment mark 3 is reduced, and the alignment mark 3 can be detected with high precision.
[実施例]
第1図(a)乃至(d)は配線パターンを形成するため
のアライメントマーク形成の実施例の工程を示す断面図
で、以下、これらの図を参照しながら説明する。[Embodiment] FIGS. 1(a) to 1(d) are cross-sectional views showing steps of an embodiment of forming an alignment mark for forming a wiring pattern, and will be described below with reference to these figures.
第1図(a)参照
基板1としてSi基板を用い、その上に分離膜2として
厚さ1000人のポリSi膜を形成する。FIG. 1(a) A Si substrate is used as a reference substrate 1, and a poly-Si film with a thickness of 1000 nm is formed thereon as a separation film 2. FIG.
第1図(b)参照
分離膜2上の一部に一辺4μmの正方形のアライメント
マーク3を4μm間隔に7箇(−箇だけ図示)並べて回
折格子を形成する。これらのアライメントマーク3は、
厚さ7000人のPSG膜をエツチングして形成する。FIG. 1(b) A diffraction grating is formed on a part of the reference separation membrane 2 by arranging seven square alignment marks 3 having a side of 4 μm at intervals of 4 μm (only negative marks are shown). These alignment marks 3 are
It is formed by etching a PSG film with a thickness of 7,000 yen.
これと同時にコンコクトホールも形成する(図示せず)
。At the same time, a concoction hole is also formed (not shown)
.
第1図(c)参照
全面に被膜4として厚さ1μmのA1膜を形成する。こ
の被膜は配線パターンを形成するためのものである。Referring to FIG. 1(c), an A1 film having a thickness of 1 μm is formed as a coating 4 on the entire surface. This film is for forming a wiring pattern.
第1図(d)参照 全面に厚さ2μmレジスト膜5を形成する。See Figure 1(d) A resist film 5 with a thickness of 2 μm is formed over the entire surface.
この状態で配線パターニングのためのアライメントを行
う。In this state, alignment for wiring patterning is performed.
前述の回折格子のマークを用いる方法によりアライメン
トマーク検出を行った例を第2図(a)。FIG. 2(a) shows an example of alignment mark detection performed by the method using the above-mentioned diffraction grating marks.
(b)に示す。Shown in (b).
第2図(a)は第1図(d)に対応し、基板1と接触す
る被膜4が大きな結晶粒状態にあることを模式的に示し
ている。分離膜2の端付近の分離膜2上の被膜4も大き
な結晶粒状態にあるが、アライメントマーク3周辺及び
アライメントマーク3上の被膜4まではその影響は及ば
ず、そこでは被膜4の表面は平滑である。FIG. 2(a) corresponds to FIG. 1(d) and schematically shows that the coating 4 in contact with the substrate 1 is in the state of large crystal grains. The coating 4 on the separation membrane 2 near the edge of the separation membrane 2 is also in the state of large crystal grains, but this effect does not extend to the vicinity of the alignment mark 3 and the coating 4 on the alignment mark 3, where the surface of the coating 4 is It is smooth.
第2図(b)はレーザ光でスキャンした時の反射光強度
を示す。アライメントマークの形成されている所は反射
光強度が干渉し合って大きくなり。FIG. 2(b) shows the reflected light intensity when scanning with a laser beam. Where alignment marks are formed, the intensity of reflected light increases as it interferes with each other.
この波形を処理することによってアライメントマーク中
心を知ることができる。By processing this waveform, the center of the alignment mark can be found.
例えば1反射光強度はピーク値を100とし1反射光強
度が50のところで線を引き、波形との交点をA、Bと
し、線分ABの中点をアライメントマークの中心として
知ることができる。For example, one reflected light intensity has a peak value of 100, a line is drawn at a point where one reflected light intensity is 50, the intersection points with the waveform are designated as A and B, and the midpoint of the line segment AB can be known as the center of the alignment mark.
第2図(b)に見るように、ノイズが非常に少なくアラ
イメントマークの中心は精度よく検出される。As shown in FIG. 2(b), there is very little noise and the center of the alignment mark can be detected with high accuracy.
なお、実施例は分離膜2としてポリSi膜、被膜4とし
てAI膜の例について説明したが9分離膜2は基板1と
被膜4との反応を防ぎ、基板1がアライメントマーク3
上の被膜4の表面状態に影響を与えないものであればよ
く9例えば窒化シリコン膜、酸化シリコン膜なども分離
膜2として有効に使用することができる。In addition, in the embodiment, an example was explained in which a poly-Si film was used as the separation film 2 and an AI film was used as the coating 4. However, the separation film 2 prevents the reaction between the substrate 1 and the coating 4, and the substrate 1 is aligned with the alignment mark 3.
Any material may be used as the separation film 2 as long as it does not affect the surface condition of the upper coating 4. For example, a silicon nitride film, a silicon oxide film, etc. can also be effectively used as the separation film 2.
〔発明の効果]
以上説明した様に1本発明の方法によれば、アライメン
トマーク検出方法としては従来のままでも、−アライメ
ントマーク形成の改良により、従来よりも高精度のアラ
イメントが可能となり、半導体装置の歩留り向上に寄与
する。[Effects of the Invention] As explained above, according to the method of the present invention, even though the alignment mark detection method remains the same as the conventional one, - due to the improvement in alignment mark formation, it is possible to perform alignment with higher precision than before, and the semiconductor Contributes to improving device yield.
第1図(a)乃至(d)はアライメントマーク形成の実
施例を説明するための断面図。
第2図(a) 、 (b)はアライメントマーク検出の
実施例を説明するための図。
第3図(a)乃至(c)はアライメントマーク形成の従
来例を説明するための断面図。
第4図(a) 、 (b)はアライメントマーク検出の
従来例を説明するための図
である。
図において。
1は基板であってSi基板。
2は分離膜であってポリSi膜。
3はアライメントマーク。
4は被膜であってAI膜。
5はレジスト膜
フライメントマーク形成の夫施例
第
凶
(d)
(b)
7ライメントマークオ支出の寅施瞥11第
λ
図
(a)
フライメントマ
ク形成の従来イ列
纂
図FIGS. 1(a) to 1(d) are cross-sectional views for explaining an embodiment of alignment mark formation. FIGS. 2(a) and 2(b) are diagrams for explaining an embodiment of alignment mark detection. FIGS. 3(a) to 3(c) are cross-sectional views for explaining a conventional example of alignment mark formation. FIGS. 4(a) and 4(b) are diagrams for explaining a conventional example of alignment mark detection. In fig. 1 is a substrate, which is a Si substrate. 2 is a separation membrane, which is a poly-Si film. 3 is the alignment mark. 4 is a film, which is an AI film. 5 is an example of the formation of a resist film filament mark (d) (b) A view of the cost of a filament mark 11.
Claims (1)
膜(2)上の一部にアライメントマーク(3)を形成す
る工程と、 該アライメントマーク(3)と該分離膜(2)を覆う連
結せる被膜(4)を形成する工程とを有し、該分離膜(
2)は該基板(1)と該被膜(4)を分離し、該基板(
1)が該アライメントマーク(3)上の該被膜(4)に
影響を与えないことを特徴とする半導体装置のアライメ
ントマーク形成方法。[Claims] A step of forming a separation film (2) on a substrate (1), a step of forming an alignment mark (3) on a part of the separation film (2), and a step of forming an alignment mark (3) on a part of the separation film (2). ) and a step of forming a connecting film (4) covering the separation membrane (2),
2) separates the substrate (1) and the coating (4), and separates the substrate (1) and the coating (4);
A method for forming an alignment mark for a semiconductor device, characterized in that 1) does not affect the coating (4) on the alignment mark (3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011A JPH03212922A (en) | 1990-01-18 | 1990-01-18 | Forming method of alignment mark of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011A JPH03212922A (en) | 1990-01-18 | 1990-01-18 | Forming method of alignment mark of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03212922A true JPH03212922A (en) | 1991-09-18 |
Family
ID=11708712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009011A Pending JPH03212922A (en) | 1990-01-18 | 1990-01-18 | Forming method of alignment mark of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03212922A (en) |
-
1990
- 1990-01-18 JP JP2009011A patent/JPH03212922A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| JP3034428B2 (en) | Semiconductor device, method of manufacturing the same, and alignment method | |
| JP3970546B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2001217187A (en) | Method of forming alignment features in or on a multilayer semiconductor structure | |
| JP2555964B2 (en) | Alignment accuracy survey pattern | |
| JPH03212922A (en) | Forming method of alignment mark of semiconductor device | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| US6864590B2 (en) | Alignment mark for aligning wafer of semiconductor device | |
| JP2711669B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2660405B2 (en) | Mask alignment method | |
| JP2767594B2 (en) | Method for manufacturing semiconductor device | |
| JPH01196822A (en) | Semiconductor integrated circuit device | |
| JPH042115A (en) | Manufacture of semiconductor device | |
| JP2700004B2 (en) | Method for manufacturing semiconductor device | |
| JPS6243130A (en) | Manufacture of semiconductor device | |
| JPH07111231A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0494522A (en) | Alignment mark structure | |
| JPH03142820A (en) | Manufacture of semiconductor device | |
| JPH03198318A (en) | Manufacture of semiconductor device | |
| JPH03283528A (en) | Semiconductor integrated circuit device | |
| JPH0473608B2 (en) | ||
| JPH04364726A (en) | Pattern formation | |
| JP2004039903A (en) | Alignment mark, mask, semiconductor device, and method of manufacturing the same | |
| JPH08274013A (en) | Method for manufacturing semiconductor device | |
| JPH065493A (en) | Alignment method |