JPH03212922A - 半導体装置のアライメントマーク形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置のアライメントマーク形成方法に関し。

アライメントマークの検出精度を向上させるためのアラ
イメントマークの形成方法を目的とし。

半導体基板上に分離膜を形成する工程と、該分離膜上の
一部にアライメントマークを形成する工程と、該アライ
メントマークと該分離膜を覆う連結せる被膜を形成する
工程とを有し、該分離膜は該基板と該被膜を分離し、該
基板が該アライメントマーク上の該被膜に影響を与えな
い半導体装置のアライメントマーク形成方法により構成
するゆ〔産業上の利用分野〕 本発明は半導体装置のアライメントマーク形成方法に関
する。

近年、半導体装置の高集積化に伴い、露光装置によるレ
ジストパターン形成では高精度のアライメントが要求さ
れている。

半導体装置の高集積化に伴いアライメントマークも小さ
くなり、それを高精度に検出するために種々の方法が実
施されている。

例えば、複数のアライメントマークを並べて回折格子を
形成し、レーザ光をスキャンしながら反射光強度を観測
し、アライメントマークが形成されている所では干渉に
より反射光強度が大きくなることを利用して検出する方
法、アライメントマークのパターンを画像に取り込んで
２画像処理によりそれらを検出する方法、さらに多波長
の光を用いて検出する方法などが実施されている。

これらは、いずれもアライメントマークの形状とその配
置、及びその検出方法に関するもので。

アライメントマークの出来が悪いとアライメントマーク
検出の精度が上がらない。そこで、アライメント精度を
向上させるためには、アライメントマークの形成につい
ても工夫を要する。

〔従来の技術〕

第３図（ａ）乃至（ｃ）は配線パターンを形成するため
のアライメントマーク形成の従来工程を示す断面図で、
以下、これらの図を参照しながら説明する。

第３図（ａ）参照 Ｓｉ基板１上に、アライメントマーク３が基板１のスク
ライプ部分に形成される。このアライメントマーク３は
１例えばＰＳＧをエツチングしてコンタクトホールの形
成と同時に形成される。

第３図（ｂ）参照 全面に配線パターンを形成するためのＡｔの被膜４を形
成する。

第３図（ｃ）参照 被膜４の上にレジスト膜５を形成する。

この状態で配線バターニングのためのアライメントを行
う。

前述の回折格子のマークを用いる方法によりアライメン
トマーク検出を行った例を第４図（ａ）。

（ｂ）に示す。

第４図（ａ）は第３図（ｃ）に対応し、被膜４が大きな
結晶粒状態にあることを模式的に示す。

第４図（ｂ）はレーザ光でスキャンした時の反射光強度
を示す。アライメントマークの形成されている所は反射
光強度が干渉し合って大きくなり。

この波形を処理することによってアライメントマーク中
心を知ることができる。例えば９反射光強度はピーク値
を１００とし１反射光強度が５０のところで点を引き、
波形との交点をＡ、Ｂとし、線分ＡＢの中点をアライメ
ントマークの中心として知ることができる。

ところが、被膜４は膜厚、材料、熱処理などにより、基
板ｌと反応して結晶粒が大きく成長し。

アライメントマーク３の幅が狭い時はアライメントマー
ク３上の被膜４にまでその影響が及び、アライメントマ
ーク３上及び端の表面の凹凸をはげしくするという事態
がよ（発生する。こういう事態が発生すると第４図（ｂ
）に示すようにノイズが大きくなってアライメントマー
ク３の中心の位置を検出する精度が落ちてくる。

〔発明が解決しようとする課題〕

従って、アライメントマーク３を検出するために種々の
方法を採用しても、アライメントマーク３上及び端の被
膜４の表面状態を良くしないとアライメント精度は向上
しない。

本発明はアライメントマークの被膜４の表面の荒れを防
ぎ、アライメントマーク検出の精度をあげるアライメン
トマーク形成方法を提供することを目的とする。

〔課題を解決するための手段〕

上記課題は、基板ｌ上に分離膜２を形成する工程と、該
分離膜２上の一部にアライメントマーク３を形成する工
程と、該アライメントマーク３と該分離膜２を覆う連結
せる被膜４を形成する工程とを有し、該分離膜２は該基
板１と該被膜４を分離し、該基板ｌが該アライメントマ
ーク３上の該被膜４に影響を与えない半導体装置のアラ
イメントマーク形成方法によって解決される。

〔作用〕

本発明では、アライメントマーク３を形成する前にその
アライメントマーク３より広い分離膜２を基板１に形成
している。その結果、アライメントマーク３周囲の被膜
４は基板１と分離し、基板１が被膜４に影響を及ぼすこ
とがなくなる。また。

基板１の影響で被膜４の表面が荒れて凹凸が激しくなる
といった事態を避けることができる。

その結果、アライメントマーク３上及び周囲からの反射
光強度のノイズが減少して、アライメントマーク３の検
出が高精度にできるようになる。

［実施例］ 第１図（ａ）乃至（ｄ）は配線パターンを形成するため
のアライメントマーク形成の実施例の工程を示す断面図
で、以下、これらの図を参照しながら説明する。

第１図（ａ）参照 基板１としてＳｉ基板を用い、その上に分離膜２として
厚さ１０００人のポリＳｉ膜を形成する。

第１図（ｂ）参照 分離膜２上の一部に一辺４μｍの正方形のアライメント
マーク３を４μｍ間隔に７箇（−箇だけ図示）並べて回
折格子を形成する。これらのアライメントマーク３は、
厚さ７０００人のＰＳＧ膜をエツチングして形成する。

これと同時にコンコクトホールも形成する（図示せず）
。

第１図（ｃ）参照 全面に被膜４として厚さ１μｍのＡ１膜を形成する。こ
の被膜は配線パターンを形成するためのものである。

第１図（ｄ）参照 全面に厚さ２μｍレジスト膜５を形成する。

この状態で配線パターニングのためのアライメントを行
う。

前述の回折格子のマークを用いる方法によりアライメン
トマーク検出を行った例を第２図（ａ）。

（ｂ）に示す。

第２図（ａ）は第１図（ｄ）に対応し、基板１と接触す
る被膜４が大きな結晶粒状態にあることを模式的に示し
ている。分離膜２の端付近の分離膜２上の被膜４も大き
な結晶粒状態にあるが、アライメントマーク３周辺及び
アライメントマーク３上の被膜４まではその影響は及ば
ず、そこでは被膜４の表面は平滑である。

第２図（ｂ）はレーザ光でスキャンした時の反射光強度
を示す。アライメントマークの形成されている所は反射
光強度が干渉し合って大きくなり。

この波形を処理することによってアライメントマーク中
心を知ることができる。

例えば１反射光強度はピーク値を１００とし１反射光強
度が５０のところで線を引き、波形との交点をＡ、Ｂと
し、線分ＡＢの中点をアライメントマークの中心として
知ることができる。

第２図（ｂ）に見るように、ノイズが非常に少なくアラ
イメントマークの中心は精度よく検出される。

なお、実施例は分離膜２としてポリＳｉ膜、被膜４とし
てＡＩ膜の例について説明したが９分離膜２は基板１と
被膜４との反応を防ぎ、基板１がアライメントマーク３
上の被膜４の表面状態に影響を与えないものであればよ
く９例えば窒化シリコン膜、酸化シリコン膜なども分離
膜２として有効に使用することができる。

〔発明の効果］ 以上説明した様に１本発明の方法によれば、アライメン
トマーク検出方法としては従来のままでも、−アライメ
ントマーク形成の改良により、従来よりも高精度のアラ
イメントが可能となり、半導体装置の歩留り向上に寄与
する。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）はアライメントマーク形成の実
施例を説明するための断面図。 第２図（ａ）　、　（ｂ）はアライメントマーク検出の
実施例を説明するための図。 第３図（ａ）乃至（ｃ）はアライメントマーク形成の従
来例を説明するための断面図。 第４図（ａ）　、　（ｂ）はアライメントマーク検出の
従来例を説明するための図 である。 図において。 １は基板であってＳｉ基板。 ２は分離膜であってポリＳｉ膜。 ３はアライメントマーク。 ４は被膜であってＡＩ膜。 ５はレジスト膜 フライメントマーク形成の夫施例 第 凶 （ｄ） （ｂ） ７ライメントマークオ支出の寅施瞥１１第 λ 図 （ａ） フライメントマ ク形成の従来イ列 纂 図

Claims (1)

1. 【特許請求の範囲】 基板（１）上に分離膜（２）を形成する工程と、該分離
   膜（２）上の一部にアライメントマーク（３）を形成す
   る工程と、 該アライメントマーク（３）と該分離膜（２）を覆う連
   結せる被膜（４）を形成する工程とを有し、該分離膜（
   ２）は該基板（１）と該被膜（４）を分離し、該基板（
   １）が該アライメントマーク（３）上の該被膜（４）に
   影響を与えないことを特徴とする半導体装置のアライメ
   ントマーク形成方法。