JPH03213007A - 水晶発振器の周波数調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、水晶発振器に取り付けられた発振用コンデン
サの時分割切り換えによる周波数調整装置の改良に関す
るものである。

〔従来の技術〕

従来、水晶発振器のコンデンサを時分割的に切り換えて
周波数調整を行うものは既に周知で、（例えば特開昭５
０−１３１７４７号）第５図に示すごとく発振器に接続
される発振コンデンサを時分割的に切り換える事により
発振周波数を調整するよう構成された発振回路１と、該
発振回路１からの発振信号を入力として分周信号を出力
する信号発生回路２と周波数調整手段４とにより構成さ
れている。

そして周波数調整手段４は、温度センサから出力されろ
温度情報を調整設定値として出力する調整設定回路６と
該調整設定回路６からの調整設定値と前記信号発生回路
２から分周信号を入力することにより一定期間、前記発
振回路１の発振コンデンサを時分割的に制御する周波数
調整回路５とにより構成されている。なお、６は信号発
生回路２かもの計時信号に従って時刻情報を出力する時
計回路である。

〔発明が解決しようとする課題〕

前記従来例では、調整設定回路６からの設定値に基づき
、一定期間前記発振回路１の発振コンデンサを時分割的
に制御しているが、発振回路１を構成している発振コン
デンサのプロセス的なバラツキにより、コンデンサ容量
に対する周波数変化量の特性が変えられてしまうため、
本来、設計時に設定したようにコンデンサを時分割的に
制御させて周波数調整を行っても、前記バラツキによる
調整誤差が生じてしまう結果となり、前記プロセスのバ
ラツキに対する考慮がされていないため精度の高（・周
波数調整を行う事が出来ないと云う問題があった。

本発明は、上記問題を解消するために、前記従来例の構
成に対してプロセスのバラツキを補正スるための周波数
調整係数補正手段を設けることにより、常に周波数−容
量特性の関係を一定とすることで周波数調整精度を高め
る事の出来る、水晶発振器の周波数調整装置を提供する
事を目的とするものである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は次のような構成と
している。すなわち発振回路と、時計情報等を出力する
信号発生回路と、時刻情報を出力する時計回路を有し、
前記発振回路のコンデンサを時分割的に切り換えて周波
数を調整する周波数調整手段を備えた電子時計に於いて
、前記周波数調整手段により調整される周波数の調整係
数を補正する周波数調整係数補正手段を設けるように構
成した事を特徴とする。

〔実施例〕

以下本発明の実施例を図面により説明する。

第２図は本発明に於ける水晶発振器を備えた電子時計の
ブロック線図であり、第１図は具体的構成を示す回路ブ
ロック線図、第３図は主要電圧波形図、第４図は水晶発
振器の周波数−容量特性図である。

１は水晶振動子を備えた発振回路であり、２は該発振回
路１からの発振信号を入力として計時情報等を出力する
信号発生回路、３は該信号発生回路２からの計時信号に
従って時刻情報を出力する時計回路である。

４は周波数調整手段であり、周波数調整回路５と調整設
定回路６から構成されており、前記周波数調整回路５は
前記調整回路６からの調整量設定値に従い前記発振回路
１の発振コンデンサを一定期間、時分割的に切り換えて
周波数の調整を行うものである。以上の構成は第５図に
示す従来例と同様の構成である。

７は周波数調整係数補正手段であり、係数補正回路８、
係数補正設定回路９から構成されている。

前記係数補正回路８は前記係数補正設定回路９からの係
数補正設定直に従い、前記発振回路１の出力抵抗値を選
択的に切り換えて周波数−容量特性の補正を行う。

次に第１図にて具体的構成を説明する。

前記発振回路１は、発振インバータ１０、発振コンデン
サ１１．１６、水晶振動子１２、出力抵抗１４、フィー
ドバック抵抗２６、前記発振コンデンサ１３と電源の間
に接続されるスイッチングトランジスタ１５より構成さ
れている。

前記インバータ１０は並列的にフィードバック抵抗２６
と接続され、且つ入力端子は一方を電源と接続されてい
る発振コンデンサ１１と接続されると共に前記水晶振動
子１２の一方の端子に接続されている。又、出力端子は
前記信号発生回路２に接続されると共に前記出力抵抗１
４の一方の端子と接続されている。該出力抵抗１４のも
う一方の端子は前記水晶振動子１２のもう一方の端子に
接続されていると共に発振コンデン？１３の一方の端子
と接続されている。更に出力抵抗１４は後述する周波数
調整係数補正手段７のＮチャンネル型トランジスタ（以
下Ｎ−Ｔｒと略記）１６．１７のソース端子と接続され
、該Ｎ−Ｔｒ１６．１７の各々のドレイン端子は出力抵
抗１４の中間タップ端子（Ａ）、ｅ）と接続されている
。

前記発振コンデンサ１６のもう一方の端子は一方を電源
に接続されるコンデンサ時分割用のスイッチングＮ−Ｔ
ｒ１５のもう一方の端子と接続されている。該スイッチ
ングＮ−Ｔｒ１５のゲート端子は前記周波数調整手段４
からのコントロール信号（ＰＣ）が入力されている。

前記信号発生回路２は、分周回路１８、波形成形回路１
９より構成されている。

前記分周回路１８は前記発振回路１からの発振信号を入
力として分局動作を行い、分周信号（Ｐｆｌ）、（ＰＦ
２）、（ｆ３）を出力する。波形成形回路１９は前記分
周回路１８からの分局信号（ｆ３）を入力として駆動用
パルスを出力する。

前記時計回路６は、駆動回路２０、表示装置２１から構
成されている。

前記駆動回路２０は前記波形成形回路１９からの駆動用
パルスを入力として時刻情報を出力し、前記表示装置２
１は時刻表示を行う。

前記周波数調整手段４は、周波数調整回路５と調整設定
回路６から構成されている。

前記周波数調整回路５はカウンター２２、一致検出回路
２６、ラッチ回路２４．ＡＮＤゲート２５より成り前記
カウンター２２のクロック入力端子（ＣＬ）は前記分周
回路１８からの分周信号（Ｐｆｌ）が入力されカウント
動作する。又、リセット端子（６）には分局信号（Ｐｆ
　２　）が入力されており、該分局信号（ＰＦ２）がＨ
レベルの期間中だけ前記カウンター２２は動作し、分周
信号（Ｐｆｌ）をカウントする。

前記一致検出回路２６はカウンター２２０カウント情報
（ＰＦ）とラッチ回路２４からの周波数調整情報（ＰＬ
）との一致を検出して一致検出信号（ＰＫ）を出力端子
（Ｑより出力する。又、一致検出回路２６のリセット端
子（８）にも前記分周信号（ＰＦ２）が入力されており
、該分周信号（ＰＦ２）が、Ｈレベルの期間だけ動作す
る。

前記ラッチ回路２４０セツト端子（Ｓ）には分周信号（
ｐｆ２）が入力されており、該分周信号（ＰＦ２）がＶ
レベルの時、前記調整設定回路６からの調整設定情報（
ＰＳＷ）をラッチする。この時、調整設定情報（ＰＳＷ
）が設定されず０のときは零検出信号（ｐｚ）を出力端
子（Ｑから出力する。

前記ＡＮＤゲート２５は前記分周信号（Ｐｆ　１　）、
（ＰＦ２）、前記ラッチ回路からの零検出信号（ｐｚ）
及び前記一致検出信号（ＰＫ）を入力として時分割制御
信号（ＰＣ）を出力する。

前記調整設定回路６は不揮発性メモリ等の記憶素子によ
り構成され、外部からの書き込みにより周波数調整設定
値を入力する。

７は周波数調整係数補正手段であり、係数補正回路８と
係数補正設定回路９から構成されている。

前記係数補正回路８はＮ−Ｔｒ１６．１７から成り、該
Ｎ−Ｔｒ１６．１７のソース端子は前記発振回路１のイ
ンバータ１０の出力端子及び出力抵抗１４の一方の端子
に接続され、Ｎ−Ｔｒｔ６のドレイン端子は前記出力抵
抗１４の中間タップ端子囚と接続され、ゲート端子は前
記係数補正設定回路９の設定スイッチ（Ｓｌ）のスイッ
チ出力端子に接続されている。又、Ｎ−Ｔｒ１７のドレ
イン端子は前記出力抵抗１４の中間タップ端子（Ｂ）に
接続され、ゲート端子は係数補正設定回路９の設定スイ
ッチ（Ｓ２）のスイッチ出力端子に接続されている。

前記係数補正設定回路９の設定スイッチ（Ｓｌ）、（Ｓ
２）のいずれかがＯＮされると各々のスイッチ出力端子
からは係数補正設定信号（Ｐｓｉ）、（ＰＳ２）が出力
される。該係数補正設定信号（ＰＳ　１　）がＨレベル
の信号を出力すると前記係数補正回路８のＮ−Ｔｒ１６
がＯＮ状態とされ、前記発振回路１の出力抵抗１４の中
間タップ端子（５）とインバータ１０の出力端子がショ
ートされ出力抵抗１４の抵抗値は１／２に減少される。

又、同じ（前記係数補正設定信号（ＰＳ２）がＨレベル
の信号を出力すると、前記Ｎ−Ｔ　ｒ　１７がＯＮ状態
となるため、前記出力抵抗１４は中間タップ端子（Ｂと
インバータ１０の出力端子がショートされ出力抵抗１４
の抵抗値を２７３となる。

次に上記構成に於ける電子時計の周波数調整動作の説明
を行う。

周波数調整を行う前は前記調整設定回路６のメモリーは
書き込まれていないため、周波数調整設定情報（ＰＳＷ
）は０とされている。従って前記周波数調整回路５に接
続されたラッチ回路２４の出出力されている。該零検出
信号（ＰＺ）がＬレベルになっていると前記ＡＮＤゲー
ト２５からの時分割制御信号（ＰＣ）もＬレベルとされ
ている。

又、この時前記周波数調整係数補正手段７の係数補正設
定回路９の設定スイッチ（Ｓｌ）、（Ｓ２）とも設定さ
れておらず、各々のスイッチ（Ｓｌ）、（Ｓ２）からの
係数補正設定手段（Ｐｓｉ）、（ＰＳ２）は共にＬレベ
ルの信号を出力している。従って前記係数補正回路８の
Ｎ−Ｔｒ１６．１７共ＯＦＦ状態とされており、前記発
振回路１の出力抵抗１４は１／１の抵抗値になっている
。

従って前記発振回路１のスイッチングＴｒ１５はＯＦＦ
状態、すなわち発振コンデンサ１３が接続されなく且つ
出力抵抗１４も１７１の抵抗値の状態で発振動作が行な
われている。そして前記信号発生回路２が発振信号を入
力として動作し駆動用パルスを出力し、前記駆動回路２
０を介して表示装置２１に時刻清報が表示されている。

この時点で測定器を用いて発振周波数（ｆｓ）の測定を
行い、周波数調整量を決める。

この時設定される周波数調整量（ｆ？）は測定された周
波数（ｆｓ）と実際に合せ込みたい周波数（Ｔ８）との
差であり周波数調整量 （ｆｙ）＝測定周波数（ｆ、）−合せ込み周波数（Ｔ２
）となる。そして前記周波数調整量（ｆ？）を調整設定
するために、本来設計的に前記発振コンデンサ１６を接
続時と非接続時の周波数変化量（ｆｃ）を前提とし特定
時間内に於ける前記コンデンサ１３の接続する時間比か
ら計算する。すなわち周波数調整設定ｉ１ｒｍ　）＝周
波数調整量（ｆ？）／周波数変化量（ｆｃ）で求められ
るが前記スイッチングＴｒ１５に入力される時分割制御
信号（ＰＣ）はデエーティ−５０％のパルスのため、実
際には周波数調整設定値（ｆＭ）／２の値を前記調整設
定回路６の記憶素子に書き込む。

従って調整設定回路６からは調整設定情報（ｐｓｗ）が
出力されると共に出力端子Ｑからの零検出信号（ＰＺ）
はＨレベルの出力となる。

そして前記分周回路１８からの分周信号（ＰＦ２）のＬ
レベルの信号が到来すると、前記ラッチ回路２４に前記
調整設定回路６からの調整設定情報（ｐｓｗ）がラッチ
され、周波数調整情報（ＰＬ）を出力する。

この時点では第３図（イ）に示す如く分周信号（ＰＦ２
）がＬレベルにあるＴ１期間は前記周波数調整回路１６
のカウンタ２２及び−数構出回路２３は非動作状態に有
ると共にＡＮＤゲート２５も閉じられており出力端子か
らはＬレベルの時分割制御信号（ＰＣ）が出力されてお
り、前記発振回路１の発振コンデンサ１３は非接続状態
で発振している。

次に前記分周信号（ＰＦ２）がＨレベルになるＴ２期間
は前記カウンタ２２及び−数構出回路２６は動作状態と
され、該カウンタ２２は前記分周信号（Ｐｆｌ）をカウ
ント動作すると共に前記ＡＮＤゲート２５を介し第３図
に）に示すごとく、時分割制御信号（ＰＣ）が出力され
、前記発振コンデンサ１３が時分割的に接続され発振さ
れる。

前記カウンタ２２のカウント情報（ＰＦ）と前記ラッチ
回路２４からの周波数調整情報（ＰＬ）が一致すると、
前記−数構出回路２６からＬレベルの一致が出力されＡ
ＮＤゲート２５は再び閉じられ時分割制御信号（ｐｃ）
はＬレベルとされ前記発振コンデンサ１６は再び非接続
状態となり発振が継続される。

以後、上記と同様の動作をくり返すが、前記発振回路１
の発振周波数は前記分周信号（ＰＦ２）の−周期（ＴＩ
＋Ｔ２）を平均した周波数が前記周波数調整回路４によ
る周波数調整後の周波数となる。しかし、これはあくま
でも設計値通りに前記出力抵抗１４、発振コンデンサ１
１．１６０作り込み値が合っている場合であり、作り込
み値が設計値通りに合っていない場合にはその補正が必
要となる。ここで第４図により本発明の実施例に用いた
周波数調整係数補正手段７を構成している係数補正回路
８の原理について説明する。

第４図は発振回路１に於ける容量−周波数特性図であり
、横軸に前記発振用コンデンサ１６の静電容量直（０〜
ｌ０ＰＦ）を取り縦軸に前記出力抵抗１４の抵抗値によ
る各々の周波数変化量（ｄｆ）を取っている。

従って前記係数補正設定回路９の設定スイッチ（Ｐｓｉ
）、（ＰＳ２）が設定されていない時は前記出力抵抗１
４の抵抗値は変えられる事なく第４図に示すＣ１の如き
容量−周波数特性を示し、前記発振コンデンサ１６の容
量の接続、非接続の切り換えによる周波数変化量（ｄｆ
）は（ｄｆｌ）の値となる。又、前記設定スイッチ（Ｐ
Ｓ２）が設定された場合は前記出力抵抗１４の抵抗値は
２／３に減少することにより第４図の０２の容量−周波
数特性を示し、容量の切り換えによる周波数変化量（ｄ
ｆ）は（ｄｆ２）となる。更に前記設定スイッチ（Ｐｓ
ｉ）が設定された場合には前記出力抵抗１４の抵抗値が
１／２に減少することにより第４図の０３の容量−周波
数特性を示し、容量の切り換えによる周波数変化量（ｄ
ｆ）は（ｄｆ３）となる。本実施例の周波数調整係数補
正手段７では上記の如く発振回路１の出力抵抗１４の抵
抗値を変える事により容量−周波数特性が変化すること
に着目している。

すなわち設計値通りの場合には第４図のＣ１に示す如く
発振コンデンサ１３の接続、非接続時の周波数変化量（
ｆｃ）が（ｄｆｌ）変化して正常な調整が行なえるが、
前記発振コンデンサ１１又は１３が設計値通りに作りこ
まれていないと、正常な周波数調整が行なえない。例え
ば前記発振コンデンサ１１又は１６の容量が設計値より
小さい容量になったとすると、前記発振コンデンサ１６
の接続、非接続時の周波数変化量（ｆｃ）は小さくなり
前記調整設定回路６で設定された値に従い周波数調整を
行なうと、周波数調整後の周波数は低い周波数となる。

従って、本発明に於いては、この周波数調整のズレに対
して周波数変化量（ｆＣ）の係数補正を行ない正常な周
波数に合せこむのに前記係数補正回路９の設定スイッチ
（Ｓｌ）又は（Ｓ２）をＯＮ状態にする事により、前記
第４図に示す如く出力抵抗１４の値が１／１．１／２．
２／３にされることにより容量−周波数変化量の特性が
変化させられ、前記出力抵抗１４抵抗値が１７１の時は
周波数変化量（ｄｆ）はｄｆｌに、出力抵抗１４が２７
３の時はｄｆ２、出力抵抗値が１７２の時はｄｆ３に変
化をする。例えば今設定スイッチ（Ｓ２）をＯＮ状態と
すると前記係数補正回路８ＯＮ−Ｔｒ１７がＯＮ状態さ
れ、前記出力抵抗１４の抵抗値が２／３にされる。従っ
て第４図に示すごとく周波数−容量特性、つまり発振コ
ンデンサ１３の接続、非接続時に於ける周波数変化量（
ｆｃ）は大きくなり変化値としては（ｄｆ２）となる。

更に大きな係数補正を行なうには前記設定スイッチ（Ｓ
ｌ）をＯＮ状態にすれば前記出力抵抗１４の抵抗値は１
／２となり周波数変化量（ｆｃ）は更に増大しくｄｆ３
）になる。

上記のごとく係数補正回路８の抵抗切換によって発振回
路１に於ける発振コンデンサ１３の幼葉を補正すること
により高精度な周波数調整を行なうことが出来る。

〔発明の効果〕

以上の説明で明らかな様に本発明によれば、コンデンサ
の時分割発振を行なう水晶発振回路に於いて、設計目標
値と実際の作り込みによる抵抗やコンデンサのばらつき
より、時分割による周波数調整に誤差が生じても、これ
らの誤差を補正するための周波数調整係数補正手段を設
ける事により同じ周波数設定値を用いて精度の高い周波
数調整が出る水晶発振器の周波数調整装置の提供を可能
とした。

【図面の簡単な説明】

第２図は本発明に於ける周波数調整装置を備えた電子時
計のブロック線図であり、第１図は第２図を具体化した
回路ブロック線図、第３図は第１図の主要電圧波形図、
第４図は水晶発振器の周波数−容量特性図、第５図は従
来実施例に於ける電子時計のブロック線図である。 １・・・・・・発振回路、 １１．１３・−・・・・発振コンデンサ、１４・・・・
・・出力抵抗、 １５・・・・・・スイッチングトランジスタ、４・・・
・・・周波数調整手段、 ５・・・・・・周波数調整回路、 ６・・・・・・調整設定回路、 ７・・・・・・周波数調整係数補正手段、８・・・・・
・係数補正回路、 ９・・・・・・係数補正設定回路。

Claims (2)

【特許請求の範囲】
1. （１）発振回路と該発振回路からの発振信号を入力とし
   て計時情報等を出力する信号発生回路と時刻情報を出力
   する時計回路を有し、前記発振回路のコンデンサを時分
   割的に切り換えて周波数を調整する周波数調整装置を備
   えた電子時計に於いて、前記周波数調整装置により調整
   される周波数の調整係数を補正する周波数調整係数補正
   手段を設けた事を特徴とする水晶発振器の周波数調整装
   置。
2. （２）前記周波数調整係数補正手段は、前記発振回路の
   出力抵抗値を切り換えるための係数補正回路と、該係数
   補正回路に出力抵抗値を選択させるための制御信号を出
   力させる係数補正設定回路とから構成される事を特徴と
   する水晶発振器の周波数調整装置。