JPH03213010A - クロック発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、レーザビームプリンタなどの光走査装置な
どに適用できるクロック発生器に関し、特に、ある期間
だけクロックパルスを発生するようなりａツク発生器に
関する。

「従来の技術Ｊ レーザビームプリンタのような光走査装置は、一般に第
５図あるいは第６図に示すように構成されている。

第５図の光走査装置１０において、半導体レーザ１１に
はその変調信号として画信号（２値情報なら白黒の画像
情報に対応する）が供給される。

半導体レーザ１１から発射されたレーザ光は、コリメー
ク３ンレンズ１２、アパーチャ１３及びシリンドリカル
レンズ１４を経てミラー１５で屈曲され、屈曲されたレ
ーザ光はさらに結像レンズ１６を通過してポリゴンミラ
ーなどの偏向器１７に照射される。偏向８！１７で偏向
されたレーザ光は折返しミラー１８でその進路が偏向さ
れると共に、偏向されたレーザ光がシリンドリカルレン
ズ１９を経て感光体ドラム（被走査記録体）２０上に結
像きれる。

偏向器１７は一方向に所定の速度で回転しているので、
感光体ドラム２０上に結像したレーザ光は、感光体ドラ
ム２０上を一方向に走査する。これによって、入力画像
情報に対応した静電潜像が、この感光体ドラム２０上に
形成されることになる。

第６図の例では、偏向器１７で偏向されたレーザ光が球
面レンズ３１及びトロイダルレンズ３２を経て折返しミ
ラー１８に到達し、これでレーザ光が感光体ドラム２０
上に結像するように光路が偏向される。

なお、このような構成を採る光走査装置１０は、「森“
レーザビームプリンタ”、エレクトロニクス、１９８９
年４月号、Ｐ、７０〜７４」などで公知であるから、こ
れ以上の詳細説明は省略する。

きて、第５図及び第６図のように、半導体レーザ１１か
ら発射されたレーザ光は偏向１１１７及びその他の光学
系を介して感光体ドラム２０上を走査するが、感光体ド
ラム２０の走査を始める前にミラー２１で反射した光が
直接若しくはトロイダルレンズ２２（第５図の例）を介
してビーム検出器２３に導かれる。

このミラー２１をレーザ光が走査するタイミングに、ビ
ーム検出器２３からトリガ信号が出力され、これに同期
して印字用クロック信号が得られる。この印字用のクロ
ック信号をもとに感光体ドラム２０上の印字タイミング
が決定される。

このようにしたのは、半導体レーザ１１から発射きれた
レーザ光の走査による印字タイミングが、各走査毎にバ
ラツキ（ジッター）を生じないようにするためである。

ここで、印字に必要な画素成分に相当するりａツク周波
数をｆＯとしたとき、ビーム検出器２３の同期をクロッ
ク周波数ｆＯでとれば、印字タイミングは最悪一画素分
ずれることになる。

したがって、ｍ倍の周波数を持つ同期用クロック（８号
（周波数はｍｆｏ）を使用してビーム検出器２３の同期
をとれば、印字タイミングのずれを（１／ｍ）画素分に
抑えることができる。

印字用のクロック信号（周波数：ｆＯ）は、同期用クロ
ックイ８号（周波数：ｍｆＯ）を１　／　ｍ分周して得
ている。

ここで、ビーム検出器２３の位置（具体的には、ミラー
２１の位置）から感光体ドラム２０上の印字を開始する
点までの距離の設定には、印字用のクロック信号（周波
数：ｆＯ）を使用している。

そのため、距離設定の精度は印字用クロック信号の周波
数ｆＯで決まり、距離設定のための精度が印字タイミン
グの精度より劣化する欠点がある。

印字タイミングの制度を向上きせるため、印字用クロッ
ク信号を得る回路として、第７図に示すような同期回路
４０を使用することができる。

第７図及び第８図を参照して説明するも、この同期回路
４０において、ビーム検出器２３からのトリガー信号Ｔ
ＲによりＲＳフリップフロップ４１がセットされ、いま
まで論理「０」だけをシフトしていたｎビットのシフト
レジスタ４２ａ、４２ｂ、　・・・４２ｎがまずｎ個の
論理「１」をシフトし、これに続いてｎ個の論理「０」
をシフトする。以下、このシフト動作が繰り返される。

なお、最終段のレジスタ４２ｎのレジスタ出力ＦＯｎは
インバータ４３及びアンド回Ｗ８４４を介して初段のレ
ジスタ４２ａに帰還される。

その結果、各シフトレジスタ４２ａ、４２ｂ、・・・４
２ｎから出力されるレジスタ出力Ｆ００、ＦＯｌ、ＦＯ
２，−−−、およびＦＯｎには、同期用り」ツク信号Ｃ
ＬＫの（１／　２　ｎ　）の周波数成分を持つ出力信号
を得ることがで診る。

しかも、レジスタ出力ＦＯＯ，ＦＯＩ、ＦＯ２、・・・
、ＦＯｎはそれぞれ同期用クロック信号ＣＬＫの１周期
分の位相差をもっている。したがって、何れかの出力信
号を利用してビーム検出！＃２３から感光体ドラム２０
における印字開始点までの距離を設定すれば、そのとき
の距離設定誤差は、（１／　２　ｎ　）画素となるから
、印字開始点までの距離設定誤差が従来よりも大幅に改
善きれる。

ところで、上述した同期用クロック信号ＣＬＫは、実際
にはトリガー信号ＴＲが得られてからリセット信号Ｒ３
Ｔが得られるまでの間、得られることが望ましい。

それは、トリガー信号ＴＲが得られてからリセット信号
Ｒ５Ｔが得られるまでの間だけ、このクロック信号ＣＬ
Ｋを利用してカウンタ（図示はしない）などを駆動する
場合があるからである。

このようにある期間に限りクロック信号を発生するよう
にしたクロック発生器５０は第９図に示すように構成さ
れたものが使用される。

このクロック発生器５０は、Ｄ型フリップフロップ４５
．オア回路４６及びアンド回路４７で構成されている。

続いて、その動作を第１０図の波形図を参照して説明す
る。

マス、リセット信号Ｒ３Ｔでフリップフロップ４５を初
期化し、つまり出力Ｑを論理「Ｏ」にする。次に、パル
ス発生の開始を指示するトリガー信号ＴＲＧがくると、
ノア回路４６を介してこのトリガー（ｇ号ＴＲＧがフリ
ップフロップ４５のＤ端子に入力する。

その結果、次のメインクロックパルスＭＣＫの立ち上が
りタイミングで出力Ｑは論理「１」に反転する。その出
力は前述のオア回路４６を介してＤ端子に帰還されてお
り、トリガー信号ＴＲＧが無くなっても出力Ｑは論理「
１」のままで、次にリセット信号Ｒ５Ｔがくるまでこの
状態を保持し続ける。

出力ＱとメインクロックパルスＭＣＫはアンド回路４７
に入力されているので、出力Ｑがハイレベルの期間だけ
メインクロックパルスＭＣＫがゲートきれるから、結局
これが同期用クロック信号ＣＬＫとして使用される。

「発明が解決しようとする課題」 第９図に示すように、クロック発生器５０では、クロッ
クパルス発生の開始を指示するトリガー信号ＴＲＧとメ
インクロックパルスＭＣＫとの位相関係によっては、フ
リップフロップ出力Ｑの論理「１」の設定が最悪１クロ
ックパルス分遅れることになる。

そうすると、第８図に示したレジスタ出力ＦＯ１も、最
悪１クロックパルス分遅れることになるから、同期用ク
ロック信号ＣＬＫの精度を高めることができない。

そこで、この発明は、このような点に鑑みなされたもの
で、トリガー信号ＴＲＧから最悪半クロックパルス分の
遅れだけで同期用クロック信号が得られるようにしたク
ロック発生器を提供することを目的としている。

「課題を解決するための手段」 上述の課題を解決するため、この発明においては、二つ
のフリップフロップの各クロック入力にそれぞれ逆位相
のクロックパルスを印加し、データ入力としてパルス発
生の開始を指示する＃纒信号を印加したとき、どちらか
一方のフリップフロップがセットされたときには、他方
のフリップフロップへのデータ入力が禁止きれる禁止手
段を有し、セットされたフリップフロップより上記クロ
ックパルスに対し、半クロックパルス分以内の遅れでク
ロックパルスが出力きれるようにしたことを特徴とする
ものである。

「作　用」 第１図の場合、２つのフリップフロップ５１゜５２には
、その同期クロックとして互いに位相が逆位相の関係に
あるメインクロックパルスＭＣＫが使用きれている。そ
して、パルス発生の開始を指示する１ＩＩｊ信号（トリ
ガー信号）ＴＲＧに対し早く論理「１」がセットきれた
側のフリップフロップ５１若しくは５２だけが有効とな
るように、禁止手段５５．６０が動作する。

互いに逆位相関係にあるメインクロックパルスＭＣＫは
、互いに１／２クロックパルス分しか遅れていないので
、トリガー信号ＴＲＧが得られてから最悪半クロックパ
ルス分の遅れだけで同期用クロック信号ＣＬＫを得るこ
とができる。

したがって、精度は従来よりも倍となる。

「実　施　例」 続いて、上述した同期回路４０に適用で営るこの発明に
係るクロック発生器の一例を、図面を参照して詳細に説
明する。

第１図はこの発明の第１の実施例であって、第２図の波
形図を参照して説明すると、本例では一対のＤ型フリッ
プフロップ５１．５２を有する。

第１のフリップフロップ５１に対してそのクロッりとじ
て、正相のメインクロックパルスＭＣＫが供給されたと
きには、第２のフリップフロップ５２にはインバータ５
３を通過した逆相のメインクロックパルスＭＣＫが、そ
のクロックとして供給される。

そして、これらフリップフロップ５１．５２の夫々には
それ自身の動作を禁止する第１及び第２の禁止手段５５
．６０が設けられ、これら禁止手段５５．６０は互いに
相手側のフリップフロップ５１．５２より得られるフリ
ップフロップ出力（ＦＦ出力）Ｑｌ、Ｑ２でその禁止動
作が制御される。

したがって、第１の禁止手段５５は以下のような論理回
路で構成される。

すなわち、これは、第２のフリップフロップ５２ＯＦＦ
出力Ｑ２をインバートするインバータ５６と、この逆相
出力とトリガー信号ＴＲＧが供給されるアンド回路５７
と、そしてこのアンド出力と第１のフリップフロップ５
１ＯＦＦ出力Ｑ１が供給されるオア回路５８とで構成さ
れる。このオア出力が第１のフリップフロップ５１のＤ
端子に供給される。

第２の禁止手段６０も同様に構成きれ、インバータ６１
で反転された第１のＦＦ出力Ｑ１とトリガー信号ＴＲＧ
が供給きれるアンド回路６２と、そのアンド出力と第２
のＦＦ出力Ｑ２が供給されるオア回１１６３とで構成さ
れ、オア出力が第２のフリップフロップ５２のＤ＠子に
供給される。

なお、第１のＦＦ出力Ｑ１によってメインクロックパル
スＭＣＫがアンドゲートされるようにアンド回路６４が
設けられると共に、第２ＯＦＦ出力Ｑ２によってメイン
クロックパルスＭＣＫがアンドゲートされるようにアン
ド回路６５が設けられる。そして、これらのアンド出力
がオア回路６６によって論理和されて、最終的な出力パ
ルス（同期用クロック信号）ＣＬＫとなされる。

その動作は次のようになる。第２図を参照して説明する
。

まず、リセット信号Ｒ３Ｔでフリップフロップ５１．５
２が初期化、つまりリセットされる。

次に、パルス発生の開始を指示するトリガー信号ＴＲＧ
が入力すると、夫々禁止手段５５．６０を介してこのト
リガー信号ＴＲＧがフリップフロップ５１．５２のＤ端
子に同時に入力する。

フリップフロップ５１と５２には互いに逆相のメインク
ロックパルスＭＣＫ、ＭＣＫが供給されているので、メ
インクロックパルスＭＣＫ、ＭＣＫのうち、先に立ち上
がった方のフリップフロップ５１若しくは５２かまず論
理「１」にセットされる。

ここでは、第２図Ａに示すように、フリップフロップ５
１がセットされたと仮定する。これによってＦＦ出力Ｑ
１は論理「１」　（ハイレベル）に反転する。

ＦＦ出力Ｑ１はインバータ６１にも供給されているので
、これの働きによりアンド回路６２はオフ状態となり、
トリガー信号ＴＲＧの第２のフリップフロップ５２への
入力が禁止される。したがって、ＦＦ出力Ｑ２は論理「
ｏ」の状態を保持する。

一方、ＦＦ出力Ｑｌはオア回路５８を介して第１のフリ
ップフロップ５１のＤ端子に帰還されているので、トリ
ガー信号ＴＲＧが無（なってもＦＦ出力Ｑ１は論理「１
」を保持し続ける。この状態はリセット信号ＲＳＴが再
入力されるまで続く。

ＦＦ出力Ｑ１が論理「１」の期間は、アンド回路６４が
オン状態とな）ているから、メインクロックパルスＭＣ
Ｋそのものが同期用クロックイ８号ＣＬＫとして出力さ
れる。

上述とは逆に、トリガー信号ＴＲＧによって第２のフリ
ップフロップ５２の方が先にセットされたと診には、第
２図Ｂに示すように、今度は第２のＦＦ出力Ｑ２が論理
「１」となる。

そして、このＦＦ出力Ｑ２によって禁止手段５５が動作
して第１のフリップフロップ５１へのトリガー信号ＴＲ
Ｇの入力を禁止する。

そのため、第１のＦＦ出力Ｑ１は論理「０」の状態を保
持する。

そして、第２のＦＦ出力Ｑ２が論理「１」となっている
期間はアンド回路６５を介してメインクロックパルスＭ
ＣＫがオア回路６６に供給きれるので、トリガー信号Ｔ
ＲＧが入力し、リセット信号ＲＳＴが再入力されるまで
の期間は、このメインクロックパルス「てマが同期用ク
ロック信号ＣＬＫとして出力される。

上述したように、互いに逆位相関係にあるメインクロッ
クパルスＭＣＫ１ＭＣＫは、互いに１／２クロックパル
ス分しか遅れていないので、トリガー信号ＴＲＧが得ら
れてから最悪半クロックパル２分の遅れだけで同期用ク
ロック信号ＣＬＫを得ることができる。したがって、そ
の精度は従来よりも倍になる。

続いて、この発明の他の例を示す。

第３図はリセット機能のないフリップフロップ５１．５
２を使用した場合である。

この場合には、夫々の禁止手段５５．６０にアンド回路
７０．７１が追加され、ここでオア回路５８．６３の出
力とリセット信号ＲＳＴを論理積するようにしている。

こうすれば、トリガー信号ＴＲＧによってフリップフロ
ップ５１若しくは５２の何れかがセットきれ、リセット
４ｇ号Ｒ３Ｔによってリセットされるようになる。

また、第１図のリセットはメインクロックパルスＭＣＫ
に関係しないダイレクトリセットであるが、第３図のよ
うに構成した場合には、メインクロックパルスＭＣＫに
同期したリセットとなる。

第４図に示す第３の実施例は、ＲＳ型フリップフロップ
５１．５２を使用した場合である。

この場合には、セット端子Ｓ１．３２に接続された禁止
手段５５．６０が簡素化されて、夫々アンド回路８１．
８２とインバータ５６．６１のみで構成きれる。

アンド回路８１にはトリガー信号ＴＲＧと第２のＦＦ出
力Ｑ２の反転出力が供給され、アンド回路８２にはトリ
ガー信号ＴＲＧと第１のＦＦ出力Ｑ１の反転出力が供給
される。

そして、夫々のリセット端子にインバータ８５で反転さ
れたリセット信号Ｒ５Ｔが供給される。

この構成でも、立ち上がりの速い方のフリップフロップ
５１若しくは５２がセットきれ、セットされると禁止手
段５５．６０が動作する。またリセット信号Ｒ３Ｔによ
ってリセットきれるから、所定期間のみ同期用クロック
信号ＣＬＫが得られる。

「発明の効果」 以上のように、この発明に係るクロック発生器は、パル
スの発生開始を指示する制御信号に対して最悪半クロッ
クパルス分以内の遅れでクロック信号を発生することが
できるため、比較的簡単な回路構成でクロック信号の精
度を高めることができる。

したがって、上述したように光走査装置の同期回路など
に適用して極めて好適である。

【図面の簡単な説明】

第１図はこの発明に係るクロック発生器の接続図、第２
図はその動作説明のための波形図、第３図及び第４図は
この発明の他の実施例を示す接続図、第５図及び第６図
はレープビームプリンタの光学系の構成図、第７図はこ
れに使用される同期回路の接続図、第８図はその動作説
明図、第９図は従来のクロック発生器の接続図、第１０
図はその動作説明図である。 １０　・ ４０　・ ５０　・ ５１．５２　・ ５５．６０　　・ ・光走査装置 ・同期回路 ・クロック発生器 ・フリ・ンブフロップ ・禁止手段

Claims (1)

【特許請求の範囲】
1. （１）二つのフリップフロップの各クロック入力にそれ
   ぞれ逆位相のクロックパルスを印加し、データ入力とし
   てパルス発生の開始を指示する制御信号を印加したとき
   、どちらか一方のフリップフロップがセットされたとき
   には、他方のフリップフロップへのデータ入力が禁止さ
   れる禁止手段を有し、 セットされたフリップフロップより上記クロックパルス
   に対し、半クロックパルス分以内の遅れでクロックパル
   スが出力されるようにしたことを特徴とするクロック発
   生器。